DE4341692A1 - Halbleiter-Speichervorrichtung mit verbesserter Redundanz Effizienz - Google Patents
Halbleiter-Speichervorrichtung mit verbesserter Redundanz EffizienzInfo
- Publication number
- DE4341692A1 DE4341692A1 DE4341692A DE4341692A DE4341692A1 DE 4341692 A1 DE4341692 A1 DE 4341692A1 DE 4341692 A DE4341692 A DE 4341692A DE 4341692 A DE4341692 A DE 4341692A DE 4341692 A1 DE4341692 A1 DE 4341692A1
- Authority
- DE
- Germany
- Prior art keywords
- memory cell
- redundancy
- redundant
- address signals
- fuse box
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000002950 deficient Effects 0.000 claims abstract description 39
- 238000003491 array Methods 0.000 claims abstract description 24
- 230000008439 repair process Effects 0.000 claims abstract description 21
- 230000004044 response Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
Die vorliegende Erfindung bezieht sich auf Halbleiter-Speichervorrichtungen und insbesondere
auf einen Reihenredundanz-Schaltkreis zum Substituieren einer defekten Normalspeicherzelle in
einer Reihe mit einer Ersatz- oder redundanten Speicherzelle, um defekte Speicherzellen zu repa
rieren.
Wie auf diesem technischen Gebiet wohlbekannt, haben Halbleiter-Speichervorrichtungen eine
Vielzahl von in Reihen und Spalten, d. h. in Form einer Matrix, angeordneter Speicherzellen. Im
allgemeinen nimmt mit höherer Dichte der Halbleiter-Speichervorrichtungen die Zahl der in der
Einheitsfläche angeordneten Speicherzellen zu. Wenn jedoch ein Defekt selbst in irgend einer der
Speicherzellen erzeugt wird, kann die Halbleiter-Speichervorrichtung nicht verwendet werden.
Um daher die Ausbeute der Halbleiter-Speichervorrichtungen zu verbessern, wird die Redun
danz-Technik weitverbreitet eingesetzt zum Ersetzen der defekten Normalspeicherzellen mit den
redundanten Speicherzellen, welche zuvor in Reihen und Spalten zum Zwecke der Redundanz
bereitgestellt worden sind. In einer frühen Redundanz-Technik sind Sicherungen in jede Bitlei
tung oder Wortleitung geschaltet, und wenn eine normale Speicherzelle defekt ist, wird eine an
die Bitleitung angeschlossene Sicherung oder eine an die defekte normale Speicherzelle ange
schlossene Wortleitung abgeschnitten, um dadurch die Redundanz durchzuführen. Wenn jedoch
die Dichte der Halbleiter-Speichervorrichtungen stark erhöht wird, wird es ineffizient und müh
selig, an alle Speicherzellen Sicherungen bereitzustellen. Es wird somit ein Verfahren zum Deko
dieren interner Adressignale für die redundante Speicherzelle, wenn ein Defekt in einer normalen
Speicherzelle erzeugt wird, vorgeschlagen, und wird allgemein in Reihen-Redundanzschaltkrei
sen verwendet.
Fig. 1 zeigt ein schematisches Blockdiagramm eines herkömmlichen Reihen-Redundanz-Schalt
kreises gemäß dem Dekodierverfahren für interne Adressen, wobei eine Normal-Speicher-Zel
lenanordnung 20L und eine Redundant-Speicher-Zellenanordnung 30L in der linken Seite an
geordnet sind und eine Normal-Speicher-Zellenanordnung 20R und eine Redundantspeicher-
Zellenanordnung 30R in der rechten Seite, wobei sie jeweils an einer Eingabe/Ausgabe-Linie
50 zentriert sind. Weiterhin sind die Normalspeicher-Zellen-Anordnungen 20L und 20R und
die Redundant-Speicher-Zellenanordnungen 30L und 30R mit Leseverstärkerabschnitten 40L
und 40R jeweils verbunden. Leseverstärker-Steuerschaltkreise 60L und 60R, Redundantwort-
Leitungstreiber 70L und 70R und Sicherungsboxen 80L und 80R sind weiterhin bereitgestellt.
Hier beinhaltet jeder der Leseverstärker 40L und 40R einen Bitleitung- und Entzerrschaltkreis,
einen aus einem P-Typ Leseverstärker und einem N-Typ Leseverstärker zusammengesetzten Le
severstärker, ein Isolationsgatter etc. Fig. 1 zeigt nur zwei aus der Speichervorrichtung genom
mene Speicheranordnungen, und die Anzahl der Speicheranordnungen ist erweiterbar.
Im Betrieb werden die Redundantspeicher-Zellenanordnungen 30L und 30R in Antwort auf Re
dundantadressignale REDL und REDR ausgewählt, die von den Sicherungsboxen 80L und 80R
bereitgestellt werden, und werden in Antwort auf die Ausgabesignale RWLL und RWLR der
Redundantwort-Leitungstreiber 70L bzw. 70R freigegeben. Mit anderen Worten wird, falls die
linke Normalspeicher-Zellenanordnung 20L defekt ist, die linke Redundantspeicher-Zellenan
ordnung 30L verwendet, um den Defekt zu reparieren, und wenn die rechte Normalspeicher-
Zellenanordnung 20R defekt ist, wird die rechte Redundanzspeicher-Zellenanordnung 30R ver
wendet, um den Defekt zu reparieren. Wenn z. B. eine beliebige Speicherzelle in der linken
Normalspeicher-Zellenanordnung 20L defekt ist, wird eine Redundanzwort-Leitung, die der de
fekten Normalwort-Leitung entspricht, in der Redundantspeicher-Zellenanordnung 30L freige
geben, und eine Ausgabe des Normalwort-Leitungstreibers 90L wird in Antwort auf das Redun
dant-Adressignal REDL gesperrt.
In Fig. 2 wird nun die Sicherungsbox 80L zum Programmieren der durch den Defekt erzeugten
Adresse für die Redundanz erzeugt. Es wird bemerkt, daß die Transistoren m1 bis mi, welche
Reihenadressignale zum Auswählen einer Speicherzelle innerhalb einer Speicheranordnung
empfangen, alle mit Sicherungen f1 bis fi verbunden sind, doch haben die Transistoren, welche
Blockauswahl-Adressignale A0, A1 zur Auswahl der Speicheranordnungen haben, keine daran
angeschlossenen Sicherungen. Bei der Redundanzprogrammierung werden, wenn die Blockaus
wahl-Adresssignale A0 und A1 auf den "Niedrig"-Pegel freigegeben werden und die sich auf
die defekte Speicherzelle beziehenden Reihenadressignale eingegeben werden, die Sicherungen,
welche die defekten Adressignale empfangen, sauber abgeschnitten, z. B. durch Projektion von
Laserstrahlen, so daß es den Knoten n1 gestattet wird, den "Hoch"-Pegel anzunehmen und somit
eine Redundantwort-Leitung RWL mit einem Signal ΦX zu verbinden, um die die Redundanz
wortleitung RWL freizugeben.
In dem Aufbau von Fig. 2 ist auch, da die an die Sicherungsbox angelegten Blockauswahl-
Adressignale A0 und A1 auf zwei begrenzt sind, der Reparaturbetrieb beschränkt, wie es auch in
Fig. 3A und 3B gezeigt ist, in denen die gestrichelte mit "x" markierte Linie die defekte Nor
malwortleitung und die durchgezogene Linie die Redundantwort-Leitung darstellt. D.h., falls
die Anzahl von defekten Normalwort-Leitungen, in einer normalen Speicherzelle größer ist als
die Anzahl von Redundantwort-Leitungen, die in der Normalspeicher-Zellenanordnung bereit
gestellt sind, können nicht alle der defekten Wortleitungen repariert werden (siehe Fig. 3B). Es
bedeutet auch, daß eine Sicherungsbox, die zu einer besonderen Normalspeicher-Zellenanord
nung gehört, nicht verwendet werden kann, um die defekte Normalwort-Leitung zu reparieren,
die zu benachbarten Normalspeicher-Zellenanordnungen gehört. Dies ist so, weil die Normal
speicher-Zellenanordnungen die in Fig. 2 gezeigte Sicherungsbox haben, und auch die an die Si
cherungsbox angelegten Blockauswahl-Adressignale A0 und A1 sind auf zwei begrenzt. Dem
gemäß sollte zumindest eine zusätzliche Sicherungsbox bereitgestellt werden, um die Ausbeute
zu erhöhen, doch diese Maßnahme wird zu einer schweren Last für die Erhöhung der Dichte
der Halbleiter-Speichervorrichtung. Dies wird ein ernstes Problem, da die Anzahl der Siche
rungsboxen graduell zunimmt, wenn die Halbleiter-Speichervorrichtung sehr hoch integriert
wird.
Es ist somit ein Ziel der vorliegenden Erfindung, einen Reihen-Redudanzschaltkreis bereitzu
stellen, wobei benachbarte Speicherzellenanordnungen eine gemeinsame Sicherungsbox haben,
um defekte Normalspeicherzellen selbst in den benachbarten Normalspeicher-Zellenanordnun
gen zu reparieren.
Gemäß einem Aspekt der vorliegenden Erfindung beinhaltet ein Reihen-Redundanzschaltkreis
eine erste Speicherzellenanordnung mit einer ersten Redundanzspeicher-Zellenanordnung zum
Ersetzen einer defekten Speicherzelle, eine zweite Speicherzellenanordnung neben der ersten
Speicherzellenanordnung und mit einer zweiten Redundanzspeicher-Zellenanordnung zum Er
setzen einer defekten Speicherzelle, einen ersten und zweiten zwischen der ersten und zweiten
Speicherzellenanordnung gebildeten Leseverstärker zum Erfassen von Daten von der ersten und
zweiten Speicherzellenanordnung, eine erste und zweite Sicherungsbox, welche jeweils Block
auswahl-Adressignale empfangen, zum Auswählen von Redundantwort-Leitungen in den ausge
wählten Redundantspeicher-Zellenanordnungen, wobei die Sicherungsboxen die Sicherungen
enthalten auf einem Pfad zum Empfangen der Blockauswahl-Adressignale, und wobei ein erster
und zweiter Redundantwort-Leitungstreiber die Ausgabe der Sicherungsboxen empfängt zur Be
reitstellung von Redundantwortleitung-Betriebssignalen an die erste bzw. zweite Redundanz
speicher-Zellenanordnung, so daß jeder der Redundantwort-Leitungstreiber die defekten Spei
cherzellen sowohl in der ersten als auch zweiten Speicherzellenanordnung reparieren kann.
Weiterhin beinhalten die Sicherungsboxen jeweils einen ersten und zweiten MOS-Transistor,
der jeweils ein erstes und zweites Blockauswahl-Adressignal empfängt, eine erste und zweite
Sicherung, die jeweils zwischen der Ausgabe der Sicherungsboxen und dem ersten und zweiten
MOS-Transistor angeschlossen ist, und einen dritten MOS-Transistor, der ein drittes Blockaus
wahl-Adresssignal empfängt, der zwischen der Ausgabe der Sicherungsboxen und einer Er
dungsbezugsspannung angeschlossen ist.
Die obigen Ziele und anderen Vorteile der vorliegenden Erfindung werden deutlicher durch die
Beschreibung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung mit Be
zugnahme auf die beigefügten Zeichnungen in welchen:
Fig. 1 ein Blockdiagramm eines herkömmlichen Reihen-Redundanzschaltkreises gemäß dem
Stand der Technik ist;
Fig. 2 ein genaues Schaltkreis-Diagramm einer in Fig. 1 gezeigten Sicherungsbox ist;
Fig. 3A und 3B Blockdiagramme sind, die verschiedene Reparaturoperationen unter Verwen
dung der Sicherungsbox von Fig. 2 zeigen;
Fig. 4 Ein Blockdiagramm eines Reihen-Redundanzschaltkreises gemäß der vorliegenden Erfin
dung ist;
Fig. 5A und 5B genaue Schaltkreisdiagramme von in Fig. 4 gezeigten Sicherungsboxen und
Redundanzwort-Leitungstreibern sind.
Fig. 6A bis 6C Blockdiagramme sind, die verschiedene Reparaturoperationen unter Verwen
dung der Sicherungsbox von Fig. 4 zeigen.
In Fig. 4 hat ein Reihen-Redundanzschaltkreis gemäß der vorliegenden Erfindung einen linken
Leseverstärker-Steuerungsschaltkreis 160L, der an einen rechten Leseverstärker-Abschnitt 40R
angeschlossen ist, eine rechten Leseverstärker-Steuerungsschaltkreis 160R, der an einen linken
Leseverstärker-Abschnitt 40L angeschlossen ist, eine linke Sicherungsbox 180L, welche Rei
henadress- und Blockabschnitt-Adressignale zur Auswahl von Speicherzellen in einer linken
und rechten Normalspeicher-Zellenanordnung 20L empfängt, und/oder eine rechte Sicherungs
box 180R, welche die Reihenadress- und Blockabschnitt-Adressignale zur Auswahl von Spei
cherzellen in einer rechten und linken Normalspeicher-Zellenanordnung 20R empfängt, einen
linken an die linke Sicherungsbox 180L angeschlossenen Redundantwort-Leitungstreiber 170L
zum Freigeben von sowohl einer linken Redundantspeicher-Zellenanordnung 30L und einer
rechten Redundantspeicher-Zellenanordnung 30R, und einen rechten an die rechte Sicherungs
box 180R angeschlossenen Redundantwort-Leitungstreiber 170R zur Freigabe von sowohl der
linken Redundantspeicher-Zellenanordnung 30L und der rechten Redundantspeicher-Zellenan
ordnung 30R. Genauer gesprochen, sollte bemerkt werden, daß die linke und rechte Redundant
speicher-Zellenanordnungen 30L und 30R jeweils wiederum unterteilt sind in einen ersten und
zweiten Redundantspeicher-Zellenanordnungsblock. Die ersten Redundantspeicher-Zellenan
ordnungsblöcke der jeweiligen linken und rechten Redundantspeicher-Zellenanordnung 30L
und 30R werden gewöhnlich an das linke Wortleitung-Antriebssignal RWLL von dem linken
Redundantwort-Leitungstreiber 170L angeschlossen. Ähnlich werden die zweiten Redundant
speicher-Zellenanordnungsblöcke der jeweiligen linken und rechten Redundantspeicher-Zellen
anordnungen 30L und 30R gewöhnlich an das rechte Wortleitung-Antriebssignal RWLR von
dem rechten Redundantwort-Leitungstreiber 170R angeschlossen. Somit können durch Ver
wendung der beiden Sicherungsboxen 180L und 180R die vier redundanten Wortleitungen der
linken und rechten Redundantspeicher-Zellenanordung 30L und 30R gesteuert werden, um die
defekten Normalwort-Leitungen zu reparieren, da die Redundantwort-Leitungen die Sicherungs
boxen gemeinsam haben.
Wenn z. B. die linke und rechte Normalspeicher-Zellenanordnung 20L und 20R jeweils eine
defekte Wortleitung haben, welche in der Anzahl kleiner als die Anzahl von Redundantwortlei
tungen der linken und rechten Redundantspeicher-Zellenanordnung 30L und 30R ist, führt der
Reihen-Redundanzschaltkreis die gleiche Reparaturoperation durch wie diejenige des herkömm
lichen Reihen-Redundanzschaltkreises von Fig. 1. Falls jedoch z. B. die rechte Normalspeicher-
Zellenanordnung 20R keine defekten Wortleitungen hat und die linke Normalspeicher-Zellen
anordnung 20L zwei defekte Wortleitungen hat, wie in Fig. 6C gezeigt, so wird der Reihen-Re
dundanzschaltkreis so programmiert, daß die rechte Sicherungsbox 180R sowie die linke Siche
rungsbox 180L die Redundanzoperation für die defekte linke Normalspeicher-Zellenanordnung
durchführt. Demgemäß werden die beiden defekten Wortleitungen in der linken Normalspei
cher-Zellenanordnung beide repariert, indem die linke und rechte Sicherungsbox 180L und 180R
verwendet werden. In der Zwischenzeit, wenn die linke Normalspeicher-Zellenanordnung 20R
zwei defekte Wortleitungen hat, wie in Fig 6B gezeigt, so werden die beiden defekten Wort
leitungen in der rechten Normalspeicher-Zellenanordnung 20R beide repariert, indem die linke
und rechte Sicherungsbox 180L und 180R verwendet werden. Der Reihen-Redundanzschalt
kreis gemäß der vorliegenden Erfindung hat die gleiche Wirkung wie eine einzige Normalspei
cher-Zellenanordnung, die zwei Redundantwort-Leitungstreiber und zwei Sicherungsboxen hat.
Demgemäß nimmt die Redundanzeffizienz im wesentlichen mit einer zweifach höheren Rate zu
als die der herkömmlichen Vorrichtung in Fig. 1.
Die Redundantwort-Leitungstreiber 170L, 170R und die Sicherungsboxen 180L, 180R gemäß
der vorliegenden Erfindung können wie in Fig. 5A und Fig. 5B jeweils gezeigt implementiert
werden. Die Sicherungsboxen 180L und 180R sind mit Blockauswahl-Adressignalen RAk
und RAm und an MOS-Transistoren Mk und Ml angeschlossenen Sicherungen Fk, Fl ver
sehen, welche jeweils die Block-Auswahl-Adressignale RAk und , gemäß einem Ausfüh
rungsbeispiel der vorliegenden Erfindung empfangen, ebenfalls gezeigt in den gestrichelten
Blöcken 182L und 182R, welche die Merkmale der vorliegenden Erfindung darstellen. Weiter
hin werden Reihen-Adressignale in die Transistoren M1 bis Mi eingegeben, um die Redundant
wortleitungen RWLL und RWLR in den Redundantspeicher-Zellenanordnungen 30L und 30R
auszuwählen. Die gestrichelten Blöcke 182L und 182R sind so entworfen, daß sie es in Re
dundantwort-Leitungstreibern 170L und 170R gestatten, die Redundantwortleitungen frei zu
aktivieren, welche entweder in der linken Redundantspeicher-Zellenanordnung 30L oder rech
ten Redundantspeicher-Zellenanordnung 30R gemäß der Verbindung/Unterbrechung der Siche
rungen Fk und Fl enthalten sind. Demgemäß können die in Fig. 5A gezeigte linke Sicherungs
box 180L und der linke Redundantwort-Leitungstreiher 170L die direkten Wortleitungen der
rechten Normalspeicher-Zellenanordnung 20R sowie in der linken Normalspeicher-Zellenan
ordnung 20L reparieren. Auf ähnliche Weise können die in Fig. 5B gezeigte rechte Sicherungs
box 180R und der rechte Redundantwort-Leitungstreiber 170R die defekten Wortleitungen in
der linken Normalspeicher-Zellenanordnung 20L sowie in der rechten Normalspeicher-Zellen
anordnung 20R zeigen. Die NMOS-Transistoren 137 und 138 stellen einen Ausgabeschaltkreis
des Redundantwort-Leitungskreis 170L und 170R dar, welche jeweils die Redundantwortlei
tungen RWLL und RWLR während der Redundantoperation freigeben.
Operationen des Reihen-Redundanzschaltkreises von Fig. 4 werden nun im Detail zusammen
mit den Fig. 5A und Fig. 5B beschrieben.
Wie zuvor erklärt, da die herkömmliche in Fig. 2 beschriebene Sicherungsbox 80L keine Siche
rungen hat, welche an die MOS-Transistoren angeschlossen sind, die Blockauswahl-Adress
signale A0 und A1 empfangen, konnten die zu der Speicherzellenanordnung 20L gehörende Si
cherungsbox 80L und der Redundantwort-Leitungstreiber 70L die defekten Normalwortleitun
gen in der benachbarten Speicherzellenanordnung 20R nicht reparieren. Dennoch haben die Si
cherungsboxen 180L und 180R gemäß der vorliegenden Erfindung Sicherungen Sk und Sl,
welche an die MOS-Transistoren Mk und Ml angeschlossen sind, welche die Blockauswahl-
Adressignale RAk und RAk empfangen, so daß sie die defekten Normalwort-Leitungen selbst in
benachbarten Normalspeicher-Zellenanordnungen reparieren können.
Zum Zwecke der Erklärung wird angenommen, daß die linke Normalspeicher-Zellenanordnung
20L keine defekten Normalwortleitungen hat, die rechte Normalspeicher-Zellenanordnung 20R
zwei defekte Normalwortleitungen hat und die Redundantspeicher-Zellenanordnungen 30L und
30R jeweils eine erste und zweite Redundantwortleitung beinhalten, in welcher die ersten Re
dundantwort-Leitungen gewöhnlich verbunden sind mit dem linken Redundantwortleitungs-An
triebssignal RWLL des linken Redundantwort-Leitungstreibers 170L, und die zweiten Redun
dantwortleitungen gewöhnlich verbunden sind mit dem rechten Redundantwortleitungs-An
triebssignal RWRL des rechten Redundantwort-Leitungstreibers 170R. Wenn der gestrichelte
Block 182L von Fig. 5A die Blockauswahl-Adressignale RAk und empfängt zum Aus
wählen der rechten Normalspeicher-Zellenanordnung 20R durch Programmieren der Sicherun
gen Fk und Fl, und die Reihen-Adressignale zum Adressieren der defekten Normalspeicherzelle
an die MOS-Transistoren M1 bis Mi angelegt werden, dann kann der Reihen-Redundanz-Schalt
kreis von Fig. 4 die beiden defekten Wortleitungen in der rechten Normalspeicher-Zellenanord
nung 20R in Zusammenarbeit mit der rechten Sicherungsbox 180R und dem rechten Redund
antwort-Leitungstreiber 170 von Fig. 5B (siehe Fig. 6B) reparieren. Zu dieser Zeit, da der linke
und rechte Leseverstärker-Abschnitt 40L und 40R freigegeben werden in Abhängigkeit von
nur den beiden Blockauswahl-Adressignalen der entsprechenden Speicherzellenanordnungen
unabhängig davon, welche Redundantwort-Leitungstreiber gegenwärtig ausgewählt werden,
können Daten von der linken Redundanzspeicher-Zellenanordnung 30L durch den linken Lese
verstärkerabschnitt 40L erfaßt werden. Wie man klar aus Fig. 6A und 6C versteht, wird die Re
dundanzeffizienz maximiert, da die Sicherungsboxen und Redundanzwort-Leitungstreiber des
Reihen-Redundanzschaltkreises gemäß der vorliegenden Erfindung die gleiche Wirkung haben
wie eine einzige Speicherzellenanordnung, die zwei Sicherungsboxen und zwei Redundanzwort-
Leitungstreiber hat, wie oben beschrieben. Somit benötigt in dem Fall, daß die Anzahl defekter
Normalwortleitungen größer ist als die Anzahl der an der spezifischen Normalspeicher-Zellen
anordnung bereitgestellten Sicherungsboxen die vorliegende Erfindung keine zusätzlichen Si
cherungsboxen im Gegensatz zu der herkömmlichen Vorrichtung. Die in der benachbarten Nor
malspeicher-Zellenanordnung bereitgestellte Sicherungsbox wird vielmehr verwendet, um die
Normalwort-Leitung zu reparieren. Demgemäß wird einer Verringerung der Chipdichte auf
grund einer Erhöhung der Anzahl von Sicherungsboxen vorgebeugt.
Die Fig. 5A und 5B zeigen nur ein bevorzugtes Ausführungsbeispiel, welches die Idee der vor
liegenden Erfindung optimal implementiert, und der Aufbau kann auf verschiedene Arten modi
fiziert werden, ohne daß man von dem technischen Umfang der vorliegenden Erfindung ab
weicht. Man sollte verstehen, daß die Anzahl von Blockauswahl-Adressignalen und die verwen
deten Sicherungen sauber angepaßt werden können unter Berücksichtigung der in den Normal-
und Redundantspeicher-Zellenanordnungen existierenden Speicherzellen.
Wie oben beschrieben, können in dem Redundanz-Schaltkreis gemäß der vorliegenden Erfin
dung die Sicherungsboxen und Redundantwort-Leitungstreiber die Defekte in benachbarten
Speicheranordnungen reparieren, so daß es nicht notwendig ist, die Sicherungsboxen zu ver
mehren, um die Redundanzeffizienz zu erhöhen. Demgemäß wird einer Verringerung einer
Chipdichte vorgebeugt, und die Redundanzeffizienz wird im wesentlichen auf das zweifache der
Redundanzeffizienz herkömmlicher Apparaturen erhöht.
Claims (5)
1. Reihen-Redundanzschaltkreis zur Verwendung für eine Halbleiter-Speichervorrichtung
einschließlich einer ersten Speicherzellenanordnung mit einer ersten Redundantspeicher-
Zellenanordnung zum Ersetzen einer defekten Speicherzelle, einer Speicherzellenanord
nung, welche sich neben der ersten Speicherzellenanordnung befindet und eine zweite Re
dundanzspeicher-Zellenanordnung besitzt zum Ersetzen einer defekten Speicherzelle, und
Leseverstärkereinrichtungen, die zwischen der ersten und zweiten Speicherzellenanord
nung gebildet sind, zum Erfassen von Daten von der ersten und zweiten Speicherzellenan
ordnung, wobei der Schaltkreis aufweist:
eine Sicherungsboxeinrichtung, die Blockauswahl-Adressignale empfängt, zum Auswählen der Redundantspeicher-Zellenanordnungen und Reihen-Adressignale zum Auswählen von Redundantwortleitungen in der ausgewählten Redundantspeicher-Zellenanordnung, wobei die Sicherungsboxeinrichtung Sicherungen an einem Empfangspfad der Blockauswahl- Adressignale aufweist; und
eine Redundantwort-Leitungstreibereinrichtung, die die Ausgabe von der Sicherungsbox empfängt, um Redundantwort-Leitungsantriebssignale jeweils an die erste und zweite Re dundanzspeicher-Zellenanordnung bereitzustellen.
eine Sicherungsboxeinrichtung, die Blockauswahl-Adressignale empfängt, zum Auswählen der Redundantspeicher-Zellenanordnungen und Reihen-Adressignale zum Auswählen von Redundantwortleitungen in der ausgewählten Redundantspeicher-Zellenanordnung, wobei die Sicherungsboxeinrichtung Sicherungen an einem Empfangspfad der Blockauswahl- Adressignale aufweist; und
eine Redundantwort-Leitungstreibereinrichtung, die die Ausgabe von der Sicherungsbox empfängt, um Redundantwort-Leitungsantriebssignale jeweils an die erste und zweite Re dundanzspeicher-Zellenanordnung bereitzustellen.
2. Reihen-Redundanzschaltkreis nach Anspruch 1, wobei die Redunantwort-Leitungstreiber
einrichtung die defekten Speicherzellen sowohl in der ersten als auch in der zweiten Spei
cherzellenanordnung reparieren kann.
3. Reihen-Redundanzschaltkreis nach Anspruch 1, wobei die Sicherungsboxeinrichtung auf
weist:
eine Einrichtung zum Empfangen der Reihenadressignale zum Auswählen von Re dundanzwort-Leitungen in der ausgewählten Redundanzspeicher-Zellenanordnung;
einen ersten und zweiten MOS-Transistor, welcher jeweils ein erstes bzw. zweites Block auswahl-Adressignal empfängt;
eine erste und zweite Sicherung, die jeweils zwischen der Ausgabe der Sicherungsboxein richtung und dem ersten und zweiten MOS-Transistor angeschlossen sind, und
einen dritten MOS-Transistor, der ein drittes Blockauswahl-Adressignal empfängt, der zwi schen dem Ausgang der Sicherungsboxeinrichtung und einer Erdungsbezugsspannung an geschlossen ist.
eine Einrichtung zum Empfangen der Reihenadressignale zum Auswählen von Re dundanzwort-Leitungen in der ausgewählten Redundanzspeicher-Zellenanordnung;
einen ersten und zweiten MOS-Transistor, welcher jeweils ein erstes bzw. zweites Block auswahl-Adressignal empfängt;
eine erste und zweite Sicherung, die jeweils zwischen der Ausgabe der Sicherungsboxein richtung und dem ersten und zweiten MOS-Transistor angeschlossen sind, und
einen dritten MOS-Transistor, der ein drittes Blockauswahl-Adressignal empfängt, der zwi schen dem Ausgang der Sicherungsboxeinrichtung und einer Erdungsbezugsspannung an geschlossen ist.
4. Reihen-Redundanzschaltkreis zur Verwendung für eine Halbleiter-Speichervorrichtung
einschließlich einer ersten und zweiten Speicherzellenanordnung, die zueinander benach
bart sind, und einem ersten und zweiten Leseverstärker, welche jeweils an die erste bzw.
zweite Speicherzellenanordnung angeschlossen sind, zum Erfassen von Daten von der er
sten und zweiten Speicherzellenanordnung, wobei der Schaltkreis aufweist:
eine erste und zweite Redunantspeicher-Zellenanordnung, welche jeweils der ersten bzw. zweiten Speicherzellenanordnung unterworfen ist, wobei die erste und zweite Redundant speicher-Zellenanordnung jeweils wiederum unterteilt ist in einen ersten bzw. einen zweiten Redundantspeicher-Zellenanordnungsblock;
eine erste Sicherungsbox, welche Blockauswahl-Adressignale empfängt, zum Auswählen der Redundantspeicher-Zellenanordnungen und Reihen-Adressignale zum Auswählen von Redundantwort-Leitungen in den ausgewählten Redundanzspeicher-Zellenanordnungen, wobei die erste Sicherungsbox Sicherungen an einem Empfangspfad der Blockauswahl- Adressignale aufweist;
einen ersten Redundanzwort-Leitungstreiber, der die Ausgabe der ersten Sicherungsbox empfängt, zum Bereitstellen eines Redundantwort-Leitungsantriebsignals an die ersten Re dundantspeicher-Zellenanordnungsblöcke der ersten bzw. zweiten Redundantspeicher-Zel lenanordnung;
eine zweite Sicherungsbox, die die Blockauswahl-Adressignale empfängt, zum Auswählen der Redundantspeicher-Zellenanordnungen und der Reihen-Adressignale zum Auswählen von Redundantwort-Leitungen der ausgewählten Redundantspeicher-Zellenanordnung, wo bei die zweite Sicherungsbox Sicherungen an einen Empfangspfad der Blockauswahl- Adresssignale aufweist; und
einen zweiten Redundantwort-Leitungstreiber, der die Ausgabe der zweiten Sicherungsbox empfängt, zum Bereitstellen eines Redundantwort-Leitungsantriebssignals an die zweiten Redundantspeicher-Zellenanordnungsblöcke der ersten bzw. zweiten Redundantspeicher- Zellenanordnung;
wobei der erste und zweite Redundantwort-Leitungstreiber jeweils die defekten Speicher zellen sowohl in der ersten bzw. zweiten Speicherzellenanordnung reparieren kann.
eine erste und zweite Redunantspeicher-Zellenanordnung, welche jeweils der ersten bzw. zweiten Speicherzellenanordnung unterworfen ist, wobei die erste und zweite Redundant speicher-Zellenanordnung jeweils wiederum unterteilt ist in einen ersten bzw. einen zweiten Redundantspeicher-Zellenanordnungsblock;
eine erste Sicherungsbox, welche Blockauswahl-Adressignale empfängt, zum Auswählen der Redundantspeicher-Zellenanordnungen und Reihen-Adressignale zum Auswählen von Redundantwort-Leitungen in den ausgewählten Redundanzspeicher-Zellenanordnungen, wobei die erste Sicherungsbox Sicherungen an einem Empfangspfad der Blockauswahl- Adressignale aufweist;
einen ersten Redundanzwort-Leitungstreiber, der die Ausgabe der ersten Sicherungsbox empfängt, zum Bereitstellen eines Redundantwort-Leitungsantriebsignals an die ersten Re dundantspeicher-Zellenanordnungsblöcke der ersten bzw. zweiten Redundantspeicher-Zel lenanordnung;
eine zweite Sicherungsbox, die die Blockauswahl-Adressignale empfängt, zum Auswählen der Redundantspeicher-Zellenanordnungen und der Reihen-Adressignale zum Auswählen von Redundantwort-Leitungen der ausgewählten Redundantspeicher-Zellenanordnung, wo bei die zweite Sicherungsbox Sicherungen an einen Empfangspfad der Blockauswahl- Adresssignale aufweist; und
einen zweiten Redundantwort-Leitungstreiber, der die Ausgabe der zweiten Sicherungsbox empfängt, zum Bereitstellen eines Redundantwort-Leitungsantriebssignals an die zweiten Redundantspeicher-Zellenanordnungsblöcke der ersten bzw. zweiten Redundantspeicher- Zellenanordnung;
wobei der erste und zweite Redundantwort-Leitungstreiber jeweils die defekten Speicher zellen sowohl in der ersten bzw. zweiten Speicherzellenanordnung reparieren kann.
5. Reihen-Redundanzschaltkreis nach Anspruch 4, wobei die erste und zweite Sicherungsbox
jeweils aufweisen:
eine Einrichtung zum Empfangen der Reihen-Adressignale zum Auswählen von Redund antwort-Leitungen in der ausgewählten Redundantspeicher-Zellenanordnung;
einen ersten und zweiten MOS-Transistor, die jeweils ein erstes und zweites Blockaus wahl-Adressignal empfangen;
eine erste und zweite Sicherung, die jeweils zwischen die Ausgabe der jeweiligen ersten bzw. zweiten Sicherungsbox zu dem ersten bzw. zweiten MOS-Transistor angeschlossen sind;
einen dritten MOS-Transistor, der ein drittes Blockauswahl-Adressignal empfängt, und zwischen der Ausgabe der jeweiligen ersten bzw. zweiten Sicherungsbox und einer Erdbe zugsspannung angeschlossen ist.
eine Einrichtung zum Empfangen der Reihen-Adressignale zum Auswählen von Redund antwort-Leitungen in der ausgewählten Redundantspeicher-Zellenanordnung;
einen ersten und zweiten MOS-Transistor, die jeweils ein erstes und zweites Blockaus wahl-Adressignal empfangen;
eine erste und zweite Sicherung, die jeweils zwischen die Ausgabe der jeweiligen ersten bzw. zweiten Sicherungsbox zu dem ersten bzw. zweiten MOS-Transistor angeschlossen sind;
einen dritten MOS-Transistor, der ein drittes Blockauswahl-Adressignal empfängt, und zwischen der Ausgabe der jeweiligen ersten bzw. zweiten Sicherungsbox und einer Erdbe zugsspannung angeschlossen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920023440A KR950004623B1 (ko) | 1992-12-07 | 1992-12-07 | 리던던시 효율이 향상되는 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4341692A1 true DE4341692A1 (de) | 1994-06-09 |
DE4341692C2 DE4341692C2 (de) | 1999-11-04 |
Family
ID=19344839
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4341692A Expired - Fee Related DE4341692C2 (de) | 1992-12-07 | 1993-12-07 | Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US5359560A (de) |
JP (1) | JP3745388B2 (de) |
KR (1) | KR950004623B1 (de) |
CN (1) | CN1040707C (de) |
DE (1) | DE4341692C2 (de) |
GB (1) | GB2273187B (de) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5491664A (en) * | 1993-09-27 | 1996-02-13 | Cypress Semiconductor Corporation | Flexibilitiy for column redundancy in a divided array architecture |
KR960008825B1 (en) * | 1993-11-18 | 1996-07-05 | Samsung Electronics Co Ltd | Row redundancy circuit and method of semiconductor memory device with double row decoder |
JP3553138B2 (ja) * | 1994-07-14 | 2004-08-11 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JPH08153399A (ja) * | 1994-11-29 | 1996-06-11 | Nec Corp | 半導体記憶装置 |
GB2312974A (en) * | 1996-05-10 | 1997-11-12 | Memory Corp Plc | Memory replacement |
JP2848451B2 (ja) * | 1996-07-10 | 1999-01-20 | 日本電気株式会社 | 半導体メモリ |
JPH10275493A (ja) * | 1997-03-31 | 1998-10-13 | Nec Corp | 半導体記憶装置 |
JPH10334689A (ja) * | 1997-05-30 | 1998-12-18 | Fujitsu Ltd | 半導体記憶装置 |
US6137157A (en) * | 1997-06-02 | 2000-10-24 | Townsend And Townsend And Crew Llp | Semiconductor memory array having shared column redundancy programming |
DE69826075D1 (de) * | 1997-06-30 | 2004-10-14 | Siemens Ag | Technik zur Reduzierung der Anzahl der Schmelzsicherungen bei einer DRAM mit Redundanz |
DE19729579C2 (de) * | 1997-07-10 | 2000-12-07 | Siemens Ag | Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen |
US6154851A (en) * | 1997-08-05 | 2000-11-28 | Micron Technology, Inc. | Memory repair |
KR100480567B1 (ko) * | 1997-10-27 | 2005-09-30 | 삼성전자주식회사 | 반도체메모리장치 |
TW341367U (en) * | 1997-10-28 | 1998-09-21 | Utek Semiconductor Corp | An auto repairing memory |
KR100486216B1 (ko) * | 1997-11-06 | 2005-08-01 | 삼성전자주식회사 | 반도체메모리장치의리던던시메모리셀제어회로 |
US6005813A (en) | 1997-11-12 | 1999-12-21 | Micron Technology, Inc. | Device and method for repairing a semiconductor memory |
US6157582A (en) * | 1997-11-17 | 2000-12-05 | Cypress Semiconductor Corporation | Dynamic pull-up suppressor for column redundancy write schemes with redundant data lines |
KR100492795B1 (ko) * | 1997-12-31 | 2005-08-12 | 주식회사 하이닉스반도체 | 뱅크선택회로 |
US6144593A (en) * | 1999-09-01 | 2000-11-07 | Micron Technology, Inc. | Circuit and method for a multiplexed redundancy scheme in a memory device |
JP2001101892A (ja) | 1999-09-30 | 2001-04-13 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR100498610B1 (ko) * | 1999-12-22 | 2005-07-01 | 주식회사 하이닉스반도체 | 뱅크 구분없이 휴즈 박스를 사용하는 로우 리던던시 회로 |
US6249466B1 (en) * | 2000-03-23 | 2001-06-19 | Cypress Semiconductor Corp. | Row redundancy scheme |
TW511095B (en) * | 2000-06-28 | 2002-11-21 | Hynix Semiconductor Inc | Semiconductor memory device having row repair circuitry |
DE10121182C1 (de) * | 2001-04-30 | 2002-10-17 | Infineon Technologies Ag | MRAM-Halbleiterspeicheranordnung mit redundanten Zellenfeldern |
KR100400307B1 (ko) * | 2001-05-09 | 2003-10-01 | 주식회사 하이닉스반도체 | 로오 리페어회로를 가진 반도체 메모리 장치 |
KR100379556B1 (ko) * | 2001-05-15 | 2003-04-10 | 주식회사 하이닉스반도체 | 반도체 메모리의 컬럼 리페어 장치 |
KR100413762B1 (ko) * | 2001-07-02 | 2003-12-31 | 삼성전자주식회사 | 뱅크 수를 가변할 수 있는 반도체 장치 및 그 방법 |
US7093156B1 (en) * | 2002-05-13 | 2006-08-15 | Virage Logic Corp. | Embedded test and repair scheme and interface for compiling a memory assembly with redundancy implementation |
US7111193B1 (en) * | 2002-07-30 | 2006-09-19 | Taiwan Semiconductor Manufacturing Co. Ltd. | Semiconductor memory having re-configurable fuse set for redundancy repair |
CN100437814C (zh) * | 2003-07-04 | 2008-11-26 | 旺宏电子股份有限公司 | 具有内建错误纠正能力的存储器元件 |
US7308598B2 (en) | 2004-11-04 | 2007-12-11 | International Business Machines Corporation | Algorithm to encode and compress array redundancy data |
US7373573B2 (en) | 2005-06-06 | 2008-05-13 | International Business Machines Corporation | Apparatus and method for using a single bank of eFuses to successively store testing data from multiple stages of testing |
KR100809683B1 (ko) * | 2005-07-14 | 2008-03-07 | 삼성전자주식회사 | 멀티 로우 어드레스 테스트 시간을 감소시킬 수 있는반도체 메모리 장치 및 멀티 로우 어드레스 테스트 방법. |
CN101377959B (zh) * | 2007-08-30 | 2012-01-04 | 晶豪科技股份有限公司 | 冗余位线修复的选择方法及其装置 |
CN102270497A (zh) * | 2010-06-02 | 2011-12-07 | 王彬 | 以影子非挥发存储器配置冗余存储的存储器 |
US9030897B2 (en) * | 2012-08-31 | 2015-05-12 | SK Hynix Inc. | Memory and memory system for preventing degradation of data |
KR20170055222A (ko) | 2015-11-11 | 2017-05-19 | 삼성전자주식회사 | 리페어 단위 변경 기능을 가지는 메모리 장치 및 메모리 시스템 |
CN113327641B (zh) * | 2020-02-28 | 2024-05-03 | 中芯国际集成电路制造(上海)有限公司 | eFuse存储单元、eFuse存储阵列及其使用方法、eFuse系统 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4014723C2 (de) * | 1989-05-09 | 1991-10-31 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2590897B2 (ja) * | 1987-07-20 | 1997-03-12 | 日本電気株式会社 | 半導体メモリ |
JP2776835B2 (ja) * | 1988-07-08 | 1998-07-16 | 株式会社日立製作所 | 欠陥救済用の冗長回路を有する半導体メモリ |
US5268866A (en) * | 1992-03-02 | 1993-12-07 | Motorola, Inc. | Memory with column redundancy and localized column redundancy control signals |
-
1992
- 1992-12-07 KR KR1019920023440A patent/KR950004623B1/ko not_active IP Right Cessation
-
1993
- 1993-12-07 CN CN93120447A patent/CN1040707C/zh not_active Expired - Fee Related
- 1993-12-07 DE DE4341692A patent/DE4341692C2/de not_active Expired - Fee Related
- 1993-12-07 JP JP30651993A patent/JP3745388B2/ja not_active Expired - Fee Related
- 1993-12-07 US US08/162,467 patent/US5359560A/en not_active Expired - Lifetime
- 1993-12-07 GB GB9325036A patent/GB2273187B/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4014723C2 (de) * | 1989-05-09 | 1991-10-31 | Mitsubishi Denki K.K., Tokio/Tokyo, Jp |
Also Published As
Publication number | Publication date |
---|---|
GB9325036D0 (en) | 1994-02-02 |
CN1089747A (zh) | 1994-07-20 |
JPH06223594A (ja) | 1994-08-12 |
CN1040707C (zh) | 1998-11-11 |
KR950004623B1 (ko) | 1995-05-03 |
GB2273187A (en) | 1994-06-08 |
US5359560A (en) | 1994-10-25 |
JP3745388B2 (ja) | 2006-02-15 |
KR940016279A (ko) | 1994-07-22 |
DE4341692C2 (de) | 1999-11-04 |
GB2273187B (en) | 1996-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4341692C2 (de) | Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung | |
DE4441183C2 (de) | Halbleitervorrichtung und Verfahren zum Ansteuern von Ersatzwortleitungen in einer Halbleitervorrichtung | |
DE3588247T2 (de) | Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle | |
DE69628196T2 (de) | Einrichtung und verfahren zum einschalten einer funktion in einem vielspeichermodul | |
DE19640437B4 (de) | Spaltenredundanzschaltkreis | |
DE3716518C2 (de) | ||
EP0636258B1 (de) | Integrierter halbleiterspeicher mit redundanzeinrichtung | |
DE4236099A1 (de) | Spaltenredundanter Schaltkreis für eine Halbleiter-Speichervorrichtung | |
DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
DE4111708C2 (de) | ||
DE4006285C2 (de) | ||
DE4132831C2 (de) | Halbleiterspeichervorrichtung | |
DE69907997T2 (de) | Halbleiterspeicherschaltung mit Redundanz | |
EP0612074B1 (de) | Spalten-Redundanz-Schaltungsanordnung für einen Speicher | |
EP0758112B1 (de) | Integrierte Halbleiter-Speichervorrichtung mit Redundanzschaltungsanordnung | |
DE3919185C2 (de) | ||
EP1444699B1 (de) | Verfahren zur rekonfiguration eines speichers | |
DE4010292A1 (de) | Hochgeschwindigkeitsschreibverfahren zum testen eines ram | |
DE10261328B4 (de) | Kompensation überkreuzter Bitleitungen in DRAMs mit Redundanz | |
EP0697659B1 (de) | Redundanz-Schaltungsanordnung für einen integrierten Halbleiterspeicher | |
DE69914710T2 (de) | Verteilte Blockredundanz für Halbleiterspeicheranordnungen | |
DE102004010838B4 (de) | Verfahren zum Bereitstellen von Adressinformation über ausgefallene Feldelemente und das Verfahren verwendende Schaltung | |
DE10341767A1 (de) | Halbleitervorrichtung, bei der eine nicht korrekte Bestimmung des Durchschmelzzustandes einer Sicherung unwahrscheinlich ist | |
DE19924153B4 (de) | Schaltungsanordnung zur Reparatur eines Halbleiterspeichers | |
DE60013168T2 (de) | Speicherzelle mit schmelzsicherungen zum speichern eines datenbits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |