-
HINTERGRUND
-
1. Technisches Gebiet
-
Die
vorliegende Offenlegung betrifft Halbleiterspeicher und insbesondere
einen Baustein mit verteilter Blockredundanz und ein Verfahren zur
Bereitstellung redundanter Schaltungen für Halbleiterschaltungen.
-
2. Allgemeiner
Stand der Technik
-
Halbleiterspeicherchips,
wie zum Beispiel dynamische Direktzugriffsspeicherchips (DRAM), sind
in der Regel mit redundanten Zeilen-/Spaltenleitungen ausgestattet,
um in Situationen, in denen eine Zeilen-/Spaltenleitung ausfällt oder
nicht ordnungsgemäß arbeitet,
Reserveschaltungen bereitzustellen. Die redundante Zeile/Spalte
bzw. Redundanz dient zum Zugreifen auf Leseverstärker und deshalb Speicherzellen,
die ansonsten aufgrund der defekten Zeilen-/Spaltenleitung verlorengegangen
wären.
-
Herkömmliche
Redundanzschemata für Speicherschaltungen
können
in zwei Typen eingeteilt werden: Der Ansatz mit verteilter Redundanz
und der Blockredundanzansatz. Der Ansatz mit verteilter Redundanz
ist in der Regel flächeneffizienter,
aber weniger flexibel. Die Blockredundanz hat eine größere Auswirkung
auf die Fläche
und mehr Flexibilität.
-
Mit
Bezug auf 1 ist ein
beispielhafter Speicherbaustein 10 zur Implementierung
von Blockredundanz gezeigt. Ein Speicherblock bzw. eine Bank 12 mit
16 Megabit (M) enthält
16 1-M-Blöcke 14.
Jeder Block 14 enthält
512 Wortleitungen WL. Eine fehlerhafte Wortleitung, das heißt eine
beliebige der als Beispiel 8192 (512 × 16) Wortleitungen kann durch
eine redundante Wortleitung RWL in einem Redundanzblock 20 ersetzt
werden. In diesem Beispiel sind für einen 16-M-Speicher 40 Wortleitungsersetzungen
möglich.
Die 40 Wortleitungsersetzungen in dem Redundanzblock 20 enthalten
logische Ersetzungen in den Regionen 21, in denen ein logisches
Element einer physischen Wortleitung entspricht. Dieser Ansatz gestattet
ein Ersetzen einer beliebigen fehlerhaften Wortleitung des Blocks 12, wodurch
dieser Ansatz sehr flexibel wird. Die Flexibilität wird durch Verwendung einer
Blockredundanz bereitgestellt, aber die Blockredundanz erfordert
ihren eigenen Leseverstärker 23.
Der Leseverstärker 23 erfordert
eine relativ große
Fläche
und dies ist besonders bei Speicherbausteinen bemerkbar, die eine große Anzahl
von Bänken
aufweisen, da jede Bank ihren eigenen redundanten Block erfordert.
-
Mit
Bezug auf 2 ist ein
beispielhafter Speicherbaustein 30 zur Implementierung
verteilter Redundanz gezeigt. Bei einem Ansatz mit verteilter Redundanz
werden redundante Elemente gleichmäßig über eine große Anzahl
relativ kleiner Subeinheiten verteilt. Bei diesem Beispiel weist
jede 1-M-Einheit 32 8 Ersatzwortleitungen auf, die eine
beliebige ausfallende Wortleitung in der 1-M-Einheit ersetzen können. Ein
logisches Element entspricht einer physischen Wortleitung. In den
Regionen 33 sind Leseverstärker angeordnet.
-
Eine
solche verteilte Redundanz ist auch in dem Dokument EP-A-0 499 131
dargestellt, das ein Zeilenredundanzschema mit mehreren gewöhnlichen
Speicherarrays und mehreren redundanten Speicherarrays umfaßt, wobei
die redundanten Speicherarrays betreibbar sind, um anstelle eines
beliebigen aus den gewöhnlichen
Speicherarrays ausgewählten
Speicherarrays zu funktionieren, und wobei die gewöhnlichen
Speicherarrays nebeneinander ausgelegt sind, wobei die redundanten
Speicherarrays in der Mitte zwischen den gewöhnlichen Speicherarrays angeordnet
sind.
-
Obwohl
der Reparaturbereich vergrößert werden
kann, kann ein Problem entstehen, wenn mehrere Wortleitungen aktiviert
werden. 2 zeigt zusätzlich eine
Reparatur über
einem 4-M-Bereich, wie angegeben. Da eine benachbarte 1-M-Einheit 32' der 4-M-Region
eine aktive Wortlinie 34 aufweist, kann es in dem Leseverstärker 33a zu
einem Leseverstärkerwettbewerb
kommen, da eine Wortleitung auf beiden Seiten des Leseverstärkers gelesen
werden muß,
was im allgemeinen nicht möglich
ist. Um diese Situation zu vermeiden, wird die maximale Reparaturregion
auf 2M reduziert. Bei Entwürfen
mit einer großen
Anzahl von Bit pro Bitleitung und zahlreichen Speicherbänken führt der
Ansatz mit verteilter Redundanz häufig zu Problemen mit der gemeinsamen
Benutzung von Leseverstärkern.
-
Deshalb
wird ein Redundanzschema benötigt,
das weniger Fläche
erfordert und einen größeren Reparaturbereich
aufweist. Weiterhin wird ein Ersetzungsschema benötigt, das
nicht zu Leseverstärkerwettbewerb
führt.
-
KURZDARSTELLUNG
DER ERFINDUNG
-
Eine
Speicherbank gemäß der vorliegenden Erfindung,
so wie sie in Anspruch 1 definiert wird, enthält mehrere Speicher-Subeinheiten,
wobei jede Speicher-Subeinheit durch Leseverstärkerbänke aufgeteilt wird, wobei
benachbarte Speicher-Subeinheiten die zwischen ihnen angeordnete
Leseverstärkerbank
gemeinsam benutzen.
-
Außerdem sind
Redundanzregionen vorgesehen, die in den Speicher-Subeinheiten angeordnet werden
können.
Die Redundanzregionen befinden sich an einem ersten Endteil und
einem zweiten Endteil der Speicherbank, wobei der erste und der
zweite Endteil an entgegengesetzten Enden der Speicherbank angeordnet
sind. Zwischen einer ersten Hälfte und
einer zweiten Hälfte
der Speicherbank ist eine zentrale Leseverstärkerbank angeordnet, wobei ausgefallene
Bausteine in der ersten Hälfte
der Speicherbank durch einen Baustein in der Redundanzregion an
dem ersten Endteil ersetzt werden und ausgefallene Bausteine in
der zweiten Hälfte
der Speicherbank durch einen Baustein in der Redundanzregion an
dem zweiten Endteil ersetzt werden, so daß ein Leseverstärkerwettbewerb
für die
zentrale Leseverstärkerbank
verhindert wird.
-
Weitere
Verbesserungen werden in den abhängigen
Ansprüchen
2–13 definiert:
Gemäß der vorliegenden
Erfindung enthält
eine weitere Speicherbank mehrere Speicher-Subeinheiten, wobei jede Speicher-Subeinheit
durch Leseverstärkerbänke aufgeteilt
wird, wobei benachbarte Speicher-Subeinheiten die zwischen ihnen
angeordnete Leseverstärkerbank
gemeinsam benutzen. In einer ersten Speicher-Subeinheit ist eine
erste Redundanz angeordnet und wird zum Ersetzen ausgefallener Bausteine in
der ersten Speicher-Subeinheit
und einer zweiten Speicher-Subeinheit neben der ersten Speicher-Subeinheit
verwendet. In einer vierten Speicher-Subeinheit ist eine zweite
Redundanz angeordnet und wird zum Ersetzen ausgefallener Bausteine
in der vierten Speicher-Subeinheit und in einer dritten Speicher-Subeinheit
neben der vierten Speicher-Subeinheit verwendet. Die erste Speicher-Subeinheit und die
vierte Speicher-Subeinheit werden durch die zweite und die dritte
Speicher-Subeinheit getrennt. Außerdem benutzen die zweite
und die dritte Speicher-Subeinheit eine zwischen ihnen angeordnete zentrale
Leseverstärkerbank
gemeinsam, wobei die ausgefallenen Bausteine durch redundante Bausteine
ersetzt werden, die von der zentralen Leseverstärkerbank verschiedene Leseverstärkerbanken
benutzen.
-
Bei
alternativen Ausführungsformen
enthalten die Redundanzregionen Wortleitungen. Jede Speicher-Subeinheit kann 1,
4, 16 oder mehr Megabitspeicher enthalten. Die Speicherbank kann
weiterhin einen Reparaturbereich von einer Hälfte eines Gesamtspeichers
der Bank enthalten. Jede Redundanzregion kann 8 bis 32 redundante
Wortleitungen pro 4 Megabitspeicher enthalten. Jede Redundanzregion
enthält
Logikschaltkreise und die Logikschaltkreise werden vorzugsweise
gemeinsam von der Redundanzregion und der Speicher-Subeinheit, in
der die Redundanzregion angeordnet ist, benutzt. Die Redundanzregionen
teilen sich vorzugsweise Leseverstärker mit der Speicher-Subeinheit,
in der die Redundanzregion angeordnet ist.
-
Bei
anderen Ausführungsformen
können
die erste und die zweite Redundanz 8 bis 32 redundante Wortleitungen
pro 4 Megabitspeicher enthalten. Die erste Redundanz kann Logigschaltkreise
enthalten, wobei die Logikschaltkreise gemeinsam von der ersten
Redundanz und der ersten Sub-Einheit benutzt werden. Die zweite
Redundanz kann Logigschaltkreise enthalten, wobei die Logikschaltkreise
gemeinsam von der zweiten Redundanz und der vierten Sub-Einheit
benutzt werden. Die erste Redundanz benutzt vorzugsweise Leseverstärker gemeinsam mit
der ersten Subeinheit und die zweite Redundanz benutzt vorzugsweise
Leseverstärker
gemeinsam mit der vierten Subeinheit.
-
Ein
in Anspruch 14 definiertes Verfahren zum Ersetzen ausgefallener
Bausteine in Halbleiterspeichern umfaßt die folgenden Schritte:
Bereitstellen einer Speicherbank mit mehreren Speicher-Subeinheiten,
wobei jede Speicher-Subeinheit durch Leseverstärkerbänke unterteilt wird, wobei
benachbarte Speicher-Subeinheiten
die zwischen ihnen angeordnete Leseverstärkerbank gemeinsam benutzen,
Bereitstellen von Redundanzregionen in den Speicher-Subeinheiten
an einem ersten Endteil und einem zweiten Endteil der Speicherbank,
wobei der erste und der zweite Endteil an entgegengesetzten Enden
der Speicherbank angeordnet sind, Verhindern des Leseverstärkerwettbewerbs
einer zentralen Leseverstärkerbank,
die zwischen einer ersten Hälfte und
einer zweiten Hälfte
der Speicherbank angeordnet ist, durch Ersetzen ausgefallener Bausteine
in der ersten Hälfte
der Speicherbank durch Ersetzen des ausgefallenen Bausteins durch
einen Baustein in der Redundanzregion an dem ersten Endteil und
Ersetzen ausgefallener Bausteine in der zweiten Hälfte der Speicherbank
durch Ersetzen des ausgefallenen Bausteins durch einen Baustein
in der Redundanzregion an dem zweiten Endteil.
-
Weitere
Verbesserungen werden in abhängigen
Ansprüchen
15–17
definiert: Bei anderen Verfahren kann der Schritt des gemeinsamen
Benutzens von Schaltkreisen und Bausteinen durch die Redundanzregionen
und die Speicher-Subeinheit,
in der sich die Redundanzregion befindet, aufgenommen werden. Die
Redundanzregionen enthalten vorzugsweise Wortleitungen. Der Schritt
des Bereitstellens eines Reparaturbereichs einer Hälfte eines
Gesamtspeichers des Bausteins durch Implementieren des Verfahrens
kann ebenfalls aufgenommen werden.
-
Diese
und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung
werden aus der folgenden ausführlichen
Beschreibung von Ausführungsbeispielen,
die in Verbindung mit den beigefügten
Zeichnungen durchzusehen ist, ersichtlich.
-
KURZE BESCHREIBUNG
DER ZEICHNUNGEN
-
Die
vorliegende Offenlegung wird die folgende Beschreibung bevorzugter
Ausführungsformen mit
Bezug auf die folgenden Figuren ausführlich vorstellen. Es zeigen:
-
1 ein Schaltbild einer Speicherbank
mit einer Blockredundanz zur Reparatur fehlerhafter Elemente gemäß dem Stand
der Technik;
-
2 ein Schaltbild einer Speicherbank
mit verteilter Redundanz zur Reparatur fehlerhafter Elemente gemäß dem Stand
der Technik; und
-
3 ein Schaltbild einer Speicherbank
mit einer verteilten Blockredundanz zur Reparatur fehlerhafter Elemente
gemäß der vorliegenden
Erfindung, wobei eine 1-M- und eine 4-M-Bereichsreparatur einer
fehlerhaften WL gezeigt ist.
-
AUSFÜHRLICHE
BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
-
Die
vorliegende Offenlegung betrifft Halbleiterspeicher und insbesondere
eine neuartige verteilte Blockredundanzbank und ein Verfahren zur
Bereitstellung redundanter Schaltungen für Halbleiterspeicherschaltungen.
Gemäß der vorliegenden
Erfindung werden redundante Schaltkreise in Speicher-Subeinheiten
verteilt, und keine getrennte redundante Speicherregion mit ihrem
eigenen Leseverstärker
wird benötigt.
Redundante Schaltkreise werden vorteilhafterweise geclustert, um
die Reparaturflexibilität
zu erhöhen
und das Problem mit dem Leseverstärkerwettbewerb zu beseitigen.
-
Die
vorliegende Erfindung wird als Beispiel für ein 16-M-DRAM-Speicherarray beschrieben. Die vorliegende
Erfindung kann jedoch auch auf andere Speicherarrays verschiedener
Größen, wie
zum Beispiel 64 M, 256 M, 1 G usw. angewandt werden. Obwohl die
vorliegende Erfindung anhand redundanter Wortleitungen beschrieben
wird, kann sie weiterhin auch auf redundante Bitleitungen angewandt
werden. Bei einer bevorzugten Ausführungsform der Erfindung enthält eine
Speicherbank vier Speicher-Subeinheiten,
obwohl abhängig
von der Größe, Architektur
und dem Entwurf des Speicherbausteins bzw. der Speicherbank beliebige
Kombinationen von Subeinheiten, Speicherbänken und Anzahlen redundanter
Elemente möglich
sind.
-
Nunmehr
unter spezifischer einzelner Bezugnahme auf die Zeichnungen, in
denen gleiche Bezugszahlen in allen der mehreren Ansichten ähnliche oder
identische Elemente identifizieren, und mit anfänglicher Bezugnahme auf 3, ist ein Speicher 100 mit
verteilter Blockredundanz gemäß der vorliegenden
Erfindung gezeigt. Der Speicher 100 umfaßt zum Beispiel
16 Megabit (M) Speicher in einer einzigen 16-M-Bank. Der Speicher 100 ist
in vier Subeinheiten (Subeinheiten 1–4) aufgeteilt, die
jeweils zum Beispiel 4 M Speicher aufweisen. Die Leseverstärker 114 und
die Speicherarrays 116 sind eingeschlossen. Die Leseverstärker 114 werden
von den benachbarten Subeinheiten gemeinsam benutzt, zum Beispiel benutzen
die Subeinheiten 1 und die Subeinheit 2 dazwischen
angeordnete Leseverstärker
gemeinsam. Redundanzen 118 werden vorzugsweise in Richtung entgegengesetzter
Enden des Speichers 100 zum Beispiel in der Subeinheit 1 und
in der Subeinheit 4 verteilt. Redundanzen 118 sind
in 3 nur für Zeilen
gezeigt, obwohl auch auf ähnliche
Weise redundante Spalten benutzt werden können. Redundanzen 118 sind
in die Subeinheiten 1 und 4 integriert, d. h.
es wird keine getrennte Redundanzregion wie bei Blockredundanzentwürfen benötigt und
die Redundanzen sind außerdem
auch nicht gleichmäßig über alle
vier Subeinheiten verteilt, wie bei Entwürfen mit verteilter Redundanz.
Auf diese Weise werden keine redundanten Logikschaltkreise und Leseverstärker mehr
benötigt.
Also wird Chipfläche
gespart und das Layout wird flächeneffizienter.
Bei diesem veranschaulichenden Beispiel enthalten die Redundanzen 118 8
bis 32 redundante Wortleitungen (RWL), vorzugsweise 16 RWLs, pro
4-M-Subeinheit, die zusammengeclustert oder auf vorbestimmte Weise über ihre
jeweilige Subeinheit verteilt werden können. Je nach Entwurfanforderungen
können
auch mehr oder weniger redundante Wortleitungen vorgesehen werden.
-
Die
Leseverstärker 114 werden
von benachbarten Subeinheiten für
Speicherlayouts gemeinsam benutzt. Zum Beispiel können die
Leseverstärker
wie beschrieben von der Subeinheit 1 und der Subeinheit 2 gemeinsam
benutzt werden. Gemäß der vorliegenden
Erfindung wird jedoch durch Verwendung des folgenden Reparaturverfahrens
der Leseverstärkerwettbewerb
vermieden. Zur Veranschaulichung wird die vorliegende Erfindung
mit fehlerhaften Wortleitungen beschrieben. Eine aktive Wortleitung 120 in
der Subeinheit 1 ist fehlerhaft und wird durch eine redundante
Wortleitung 122 ebenfalls in der Subeinheit 1 ersetzt.
Sowohl für
die redundante Wortleitung 122 als auch für die aktive
Wortleitung 120 werden dieselben Leseverstärkerbänke verwendet,
nämlich 114a und 114b.
Gemäß der vorliegenden
Erfindung werden redundante Elemente in redundanten Blöcken 118 in
ihren jeweiligen Subeinheiten geclustert. Man beachte, daß die Subeinheiten 2 und 3 keine
Redundanz enthalten. Stattdessen benutzen die Subeinheiten 1 und 2 die
Redundanz 118a der Subeinheit 1, und die Subeinheiten 3 und 4 die
Redundanz 118b der Subeinheit 4 gemeinsam. Aufgrund
dieser Verteilung der Redundanz erfolgt eine Reparatur einer fehlerhaften
Wortleitung immer in einer Entfernung von einer zentralen Leseverstärkersubeinheit 114c.
-
Eine
fehlerhafte Wortleitung 128 in der Subeinheit 3 wird
durch eine redundante Wortleitung 130 in der Subeinheit 4 ersetzt.
Wie beschrieben, schlägt
die vorliegende Erfindung Reparaturen in einer Entfernung von der
zentralen Leseverstärkerbank 114c vor.
Im Gegensatz zu dem in 2 beschriebenen
Ansatz mit verteilter Redundanz im Stand der Technik verwendet die
redundante Wortleitung 130 gemäß der Erfindung nicht die zentrale
Leseverstärkerbank 119c und
deshalb entsteht als Folge der Ersetzung fehlerhafter Wortleitungen
kein Leseverstärkerwettbewerb.
Durch Verwendung der verteilten Blockredundanz gemäß der vorliegenden
Erfindung wird tatsächlich
ein hochflexibler Reparaturbereich von etwa einer Hälfte des
Gesamtspeichers bereitgestellt. In diesem Beispiel beträgt der Reparaturbereich
8M.
-
Nach
der Beschreibung bevorzugter Ausführungsformen für eine neuartige
verteilte Blockredundanz für
Speicherbauteile (die veranschaulichen und nicht einschränken soll)
wird angemerkt, daß Fachleute
im Hinblick auf die obigen Lehren Modifikationen und Abänderungen
vornehmen können.