DE69622126T2 - Speichervorrichtung mit verringerter Anzahl von Sicherungen - Google Patents

Description

• Die vorliegende Erfindung bezieht sich auf eine Redundanzschaltung für eine Multiport-Speichervorrichtung und auf ein Verfahren zum Zugreifen auf eine redundante Adresse in einer solchen Vorrichtung. Insbesondere bezieht sich die vorliegende Erfindung auf das Ersetzen von Zeilen oder Spalten in Dualport-Speichersystemen unter Verwendung einer reduzierten Anzahl von Ersatzschmelzsicherungen.
• Die Fortschritte in den Halbleiterfertigungstechniken und im Speicherdesign führten zur großtechnischen Herstellung von Halbleiterspeichern, die Millionen von Bits an Informationen halten. Es ist wichtig, daß der Hersteller nachweist, daß jedes Bit auf dem Chip adressierbar ist, bevor der Chip verkauft wird. Aufgrund der großen Anzahl von Bits auf jedem Chip ist es jedoch unrealistisch, anzunehmen, daß Chips so hergestellt werden könnten, daß jede Bitstelle funktioniert. Physikalische Mängel während des Fertigungsprozesses führen dazu, daß es sehr schwer ist, Bausteine mit einer solchen hohen Bitdichte herzustellen, ohne daß ein oder mehrere Bits defekt sind. Ein Hersteller kann keinen Speicherchip verkaufen, ohne sicherzustellen, daß der gesamte Adressierungsbereich funktionstüchtig ist. Das Aussondern von Chips mit defekten Bits ist unwirtschaftlich, ineffizient und kostenaufwendig. Somit ist es wünschenswert, eine Lösung anzubieten, die eine Fertigung eines Speicherchips mit redundanten Bits zur Kompensation der unvermeidlichen Bitfehler ermöglicht.
• Die Entwickler haben in Speichervorrichtungen eine oder mehrere redundante Zeilen oder Spalten eingebaut, um ein Verfahren für das Ausbessern von Bitfehlern in Speicherchips zu schaffen. Das heißt, daß redundante Zellen vorgesehen sind, auf die zugegriffen werden kann, wenn das Testen das Auftreten von Bitfehlern in dem Speicher ergibt. Wenn sich beispielsweise ein Bit in einer ersten Spalte einer Speichermatrix als defekt herausstellt, wird die gesamte erste Spalte üblicherweise durch eine Ersatzspalte ersetzt. Die Ausbesserung erfolgt durch Verwendung einer Bank von Polysilicium-Schmelzsicherungen. Die Adresse der ausgebesserten Spalte wird unter Anwendung an sich bekannter Techniken in die Schmelzsicherungsbank eingebrannt. Somit wird stets dann, wenn dem Speicher die Adresse der fehlerhaften Spalte angeboten wird, statt dessen auf die Ersatzspalte zugegriffen. Diese Lösung verringert die Anzahl von Speicherchips, die infolge von defekten Bits unbrauchbar sind. Die Lösung ist jedoch hinsichtlich des durch die Schmelzsicherungsbänke verbrauchten Speicherplatzes und der zugehörigen Komparatorlogik kostenaufwendig.
• Als einfaches veranschaulichendes Beispiel sei eine einzelne Speicherelementematrix aus mehreren physikalischen Zeilen und Spalten aufgebaut. Die Schnittpunkte der Zeilen und Spalten sind Bits, die einzeln adressiert werden können. Wenn eines dieser Bits, z. B. als Ergebnis von Fertigungs- oder Prozeßmängel, defekt ist, muß es ersetzt werden. Es wird allgemein als unpraktisch angesehen, Bits innerhalb einer physikalisch zusammenhängenden Zeile oder Spalte zu reparieren, ohne gleichzeitig sämtliche anderen Bits in jener Zeile oder Spalte zu reparieren. Somit muß dann, wenn z. B. in der Spalte A0 ein Bit defekt ist, die gesamte Spalte A0 ersetzt werden. Eine typische Schmelzsicherungsbank, die zum Ersetzen einer vollständigen Zeile oder Spalte einer Speichermatrix verwendet werden kann, würde zwei Schmelzsicherungen für jede Adreßleitung (z. B. für die Leitung A0 und deren Komplement) enthalten. Bei Anwendung dieser Lösung wären somit 18 Schmelzsicherungen erforderlich, um bei einer neun Bit breiten Adresse eine einzelne Spalte oder Zeüe zu ersetzen. Die Schmelzsicherungsbank wird "programmiert", indem zur Angabe der Adresse der zu ersetzenden Spalte oder Zeile entsprechende Schmelzsicherungen ausgelöst werden. Diese Schmelzsicherungen werden üblicherweise durch einen Laserstrahl, der leitende Polysiliciumverbindungen durchbrennt, ausgelöst. Der Code dieser Schmelzsicherungsbank wird dann an den Adressenkomparator geschickt. Wenn die an die Speichermatrix gesendete Adresse mit der in der Schmelzsicherungsbank gespeicherten Adresse übereinstimmt, wird auf die Spalte, auf die normalerweise über diese Adresse zugegriffen wird, nicht zugegriffen. Statt dessen wird auf die Ersatzspalte zugegriffen. Diese Redundanztechnik ist dann, wenn Anzahl von Bits in einer Spalte groß ist, besonders unwirtschaftlich, weil eine große Anzahl von Bits zur Reparatur herangezogen werden, obwohl nur relativ wenige Bits wirklich defekt sind. Die Technik verschwendet nicht nur Bits, sondern verbraucht auch einen wesentlichen Teil des wertvollen Matrixraums. In diesem einfachen Beispiel sind bei einer neun Bit breiten Adresse insgesamt 18 Schmelzsicherungen und mindestens 21 Transistoren (zusätzlich zu den für eine Adressenkomparatorschaltung benötigten Transistoren) erforderlich, um eine einzige Ersatzspalte zu implementieren.
• Das Ausmaß der von den Schmelzsicherungen und der Vergleichslogik verbrauchten Matrixfläche kann dazu führen, daß die Größe einer Speichervorrichtung mit der Anzahl von insgesamt möglichen Reparaturen zunimmt. Die wertvolle Substratfläche wird dadurch, daß jede Schmelzsicherung von einer Leerfläche oder "Feld"-Fläche umgeben sein muß, damit ein Laserstrahl die Schmelzsicherung zuverlässig und ohne in der Nähe befindliche Schaltungen zu beschädigen, auslösen kann, noch weiter erodiert. Selbst mit einer modernen Laserreparatureinrichtung beträgt die Schmelzsicherungs-"Teilung", d. h. der Abstand zwischen der Mitte einer Schmelzsicherung und der Mitte der nächsten Schmelzsicherung, typisch vier bis sechs Mikrometer, während die Höhe der Schmelzsicherung typisch sechs bis acht Mikrometer beträgt. Die den Schmelzsicherungsbänken und den Vergleichsblöcken bei einem solchen Verfahren zugeordnete Matrixfläche kann mehrere Prozent der gesamten Matrix ausmachen. Aus dem physikalischen Auslösen sämtlicher Schmelzsicherungen entstehen zusätzliche Kosten. Deshalb ist es wünschenswert, eine Redundanzlösung anzubieten, die weniger Schmelzsicherungen verwendet und weniger funktionstüchtige Bits verschwendet.
• Eine Möglichkeit, die Anzahl von verschwendeten funktionstüchtigen Bits in beispielsweise einer reparierten Spalte zu verringern, besteht darin, den Speicher in mehrere physikalische Matrizen zu unterteilen. Jede Untermatrix kann unter Verwendung von lokalen redundanten Zeilen und. Spalten, die an eine Untermatrix angrenzen, unabhängig von anderen Untermatrizen repariert werden. Diese Redundanztechnik ist bei einer gegebenen Anzahl von redundanten Speicherbits effizienter als das Einzelmatrixverfahren, da für jede Zeilen- oder Spaltenersetzung weniger Bits zur Reparatur herangezogen werden müssen und somit mehr unabhängige Reparaturen möglich sind.
• Obwohl die unterteilte Matrix bei einer gegebenen Größe an redundantem Speicher mehr unabhängige Reparaturen ermöglicht, ist die größere Anzahl von Reparaturen zwangsläufig mit einer größeren Anzahl von Schmelzsicherungsbänken verbunden. Im wesentlichen muß jeder Untermatrix eine Schmelzsicherungsbank für jede in dieser Matrix reparierte redundante Zeilen- oder Spaltenadresse zugeordnet sein. Wenn es beispielsweise in jeder Untermatrix zwei redundante Zeilen und zwei redundante Spalten gibt, enthält eine Speichervorrichtung mit 16 Untermatrizen 16 · 2 · 2 = 64 Schmelzsicherungsbänke, wovon jede ihre eigene Adressenkomparatorlogik besitzt. Das Ausmaß der von den Schmelzsicherungen und der Vergleichslogik verbrauchten Matrixfläche kann dazu führen, daß die Größe einer Speichervorrichtung mit der Anzahl von insgesamt möglichen Reparaturen stark zunimmt.
• Um die Anzahl von für die Programmierung einer reparierten Adresse erforderlichen Schmelzsicherungen zu reduzieren, haben die Entwickler auf vordecodierte Adreßschemata zurückgegriffen. Solche vordecodierten Schemata können die von Anzahl von erforderlichen Schmelzsicherungen auf log&sub2; n+1 (wobei n die Anzahl von Adreßleitungen ist) reduzieren, obwohl solche Schemata im allgemeinen eine kleinere Anzahl von Schmelzsicherungen für wesentlich mehr Transistoren einsetzen und in der Adressenvergleichslogik dazwischenschalten. Häufig sind vordecodierte Adressen bereits zur Ausführung anderer Funktionen vorhanden; jedoch sind zur Implementierung der vorcodierten redundanten Adreßschemata zusätzliche Verknüpfungsglieder erforderlich. Ob die decodierten oder die nichtdecodierten redundanten Adreßschemata weniger Matrixfläche verbrauchen, ist von lithographischen Entwurfsregeln und den Beschränkungen der verwendeten Laserreparatureinrichtung abhängig und kann von Anwendung zu Anwendung verschieden sein.
• Obwohl die Vorcodierungslösung für redundante Spalte sinnvoll ist, da sie die Anzahl von Schmelzsicherungen in typischen Systemen verringert, gibt es bestimmte Anwendungen, für die sie nicht besonders geeignet ist. Beispielsweise ist das Redundanz- und Reparaturproblem bei Multiport-Speichervorrichtungen wie etwa dem in Fig. 1 gezeigten allgemeinen Dualport-Speicher oder den in den US-Patenten Nr. 4.636.986, 4.648.077, 4.747.081 oder 4.866.678 gezeigten Vorrichtungen schwierig. Diese Vorrichtungen enthalten typisch einen Port 16 für den Schreib-Lese-Speicher (RAM) und einen Port 18 für den Speicher mit seriellem Zugriff (SAM). Der SAM 14 kann z. B. ein serielles Register sein, das für den Empfang einer Einadreßzeile vom RAM 12 konfiguriert ist. Sobald die Speicherzeile an den SAM übertragen worden ist, kann unabhängig vom RAM-Betrieb und asynchron zu diesem auf den SAM seriell zugegriffen werden. Eine oder mehrere redundante Spalten 24 müssen für die Reparatur von Bits im RAM-Speicherabschnitt enthalten sein. Dementsprechend müssen ebenso ein oder mehrere SAM- Registerzellen durch redundante Registerzellen 26 ersetzt und so programmiert werden, daß auf das redundante SAM-Regsister zugegriffen wird, sobald auf Daten, die von einer entsprechenden redundanten Spalte in der Matrix 12 in den SAM übertragen wurden, zugegriffen werden soll. Typischerweise wird durch Gestaltung des SAM als kleiner Schreib-Lese-Speicher (RAM) und Einsatz eines voreinstellbaren Zählers, der zur sequentiellen Bereitstellung von Adressen für den SAM verwendet wird, seriell auf den SAM zugegriffen. Diese Adressen weisen eine Eins-zu-eins-Entsprechung mit den der Speichermatrix 12 zugewiesenen Spaltenadressen auf. Aufgrund der Asynchronität der zwei Ports, nachdem die Übertragung erfolgte, greift der RAM 12 typisch zu einem Zeitpunkt auf die reparierte Spaltenadresse zu, der sich von jenem, zu dem der SAM 14 über den Zähler und die SAM-Steuerschaltung 22 auf die entsprechende reparierte SAM-Adresse zugreift, unterscheidet. Folglich wurden auf Dualport-Speichern für die Spalten des RAM und die Registerzellen des SAM herkömmlicherweise eigene Schmelzsicherungen und eine eigene Vergleichslogik verwendet. Wenn eine Vorcodierungslösung für die redundanten RAM-Spaltenadressen angewandt wird, verdoppelt sich sogar die Anzahl von Schmelzsicherungen infolge des Strombedarfs für eigene Schmelzsicherungen für den SAM. Wie oben angesprochen wurde, ist diese Verdopplung der Reparaturschaltung unerwünscht und verbraucht wertvolle Matrixfläche.
• Somit ist es eine Aufgabe dieser Erfindung, die obenerwähnten Nachteile des Standes der Technik wenigstens teilweise zu beseitigen.
• Demgemäß ist es eine Aufgabe dieser Erfindung, in Multiport-Speichersystemen, insbesondere in Dualport-Speichersystemen, in der Weise redundante Speicherstellen zu schaffen, daß das Ausmaß der von Schmelzsicherungen und der Ersetzungsschaltung verbrauchten Fläche minimiert wird. Vorzugsweise ist eine weitere Aufgabe dieser Erfindung, die Notwendigkeit, für die zwei Ports des Speichers eine eigene Schmelzsicherungs-Schaltungsanordnung zu verwenden, zu erübrigen.
• Die Erfindung ist in den unabhängigen Ansprüchen definiert.
• Gemäß einer bevorzugten Ausführungsform der Erfindung ist eine Redundanzschaltung für eine Speichervorrichtung mit einem ersten und einem zweiten Speicher vorgesehen, die eine Schmelzsicherungs-Programmierungsschaltung umfaßt, die von dem ersten und dem zweiten Speicher gemeinsam genutzt werden, um eine erste redundante Adresse zu programmieren. Eine erste Adressenvergleichsschaltung vergleicht eine empfangene Adresse für den ersten Speicher mit der ersten redundanten Adresse. Die erste Adressenvergleichsschaltung erzeugt ein Auswahlsignal für redundante Adressen, wenn die empfangene Adresse gleich der ersten redundanten Adresse ist. Eine zweite Adressenvergleichsschaltung vergleicht eine zweite empfangene Adresse für den zweiten Speicher mit der ersten redundanten Adresse. Die zweite Adressenvergleichsschaltung erzeugt ein Auswahlsignal für redundante Adressen, wenn die empfangene Adresse gleich der ersten redundanten Adresse ist.
• Die Redundanzschaltung der vorliegenden Erfindung kann z. B. in Dualport-Speichern wie etwa Video-RAM's verwendet werden.
• Ferner können Ausführungsformen der vorliegenden Erfindung auf andere Multiport-Speichervorrichtungen, die einzelne Speicher mit mehr als einem Port umfassen, angewandt werden.
• Das Ergebnis besteht in der Möglichkeit, Schmelzsicherungs-Schaltungsanordnungen in Multiport-Speichervorrichtungen gemeinsam zu nutzen. Neben der großen Ersparnis an Matrixfläche reduziert dies die Herstellungs- und Transportkosten.
• Zum besseren Verständnis der Erfindung sollte auf die folgende Beschreibung in Verbindung mit der begleitenden Zeichnung Bezug genommen werden.
• Fig. 1 ist ein allgemeines Blockschaltbild, das Elemente einer typischen Dualport-Speichervorrichtung zeigt, die redundante Speicherelemente und eine separate Reparaturschaltungsanordnung für Speicher mit direktem Zugriff und Speicher mit seriellem Zugriff enthalten;
• die Fig. 2A und 2B sind Stromlaufpläne, die Redundanzschaltungen gemäß der vorliegenden Erfindung zeigen;
• Fig. 3 ist ein Blockschaltbild, das eine Dualport-Speichervorrichtung zeigt; die einen gemeinsam genutzten Leseverstärker und eine gemeinsam genutzte Speicherkonfiguration mit seriellem Zugriff verwendet;
• Fig. 4 ist ein Blockschaltbild, das einen Teil einer Dualport-Speichervorrichtung, wie sie in Fig. 3 gezeigt ist, zeigt, die ferner eine Historien-Multiplexerschaltung gemäß der vorliegenden Erfindung umfaßt; und
• Fig. 5 ist ein Blockschaltbild, das eine in einer Multiport-Speichervorrichtung implementierte Ausführungsform der vorliegenden Erfindung zeigt.
• Mit Bezug auf die Fig. 2A und 2B wird nun eine Ausführungsform der vorliegenden Erfindung besprochen. Insbesondere ist die zu beschreibende Ausführungsform für die Verwendung in z. B. einer Dualport-Speichervorrichtung wie etwa der in Fig. 1 gezeigten Vorrichtung entworfen, die sowohl einen Schreib- Lese-Speicher als auch einen Speicher mit seriellem Zugriff (RAM und SAM) enthält. Die Schaltungsanordnung von Fig. 2 ermöglicht den zwei Ports einer Dualport-Speichervorrichtung die gemeinsame Nutzung derselben Schmelzsicherungs-Programmierungsschaltungsanordnung unter Beibehaltung einer eigenen Adressenvergleichsschaltungsanordnung. Die zu beschreibende Ausführungsform ist für die Verwendung mit einem Speicher mit 6-Bit-Adressen, die mit A0-A5 benannt sind, entworfen. Fachleute dürften in der Lage sein, die Lehren aus dieser Offenbarung auf die Verwendung von anderen Speichervorrichtungsgröße auszudehnen.
• Fig. 2A zeigt die Schmelzsicherungs-Programmierungsschaltungsanordnung 30 und die RAM-Adressenvergleichsschaltungsanordnung 31, während Fig. 2B die SAM-Adressenvergleichsschaltungsanordnung 60 zeigt. Das Endergebnis der Schaltungen von Fig. 2A und Fig. 2B ist jenes, daß der RAM 12 und der SAM 14 unter Verwendung der RAM-Adressenvergleichsschaltungsanordnung 31 und der SAM-Adressenvergleichsschaltungsanordnung 60 die Schmelzsicherungs-Programmierungsschaltungsanordnung 30 gemeinsam nutzen können. Dies erübrigt die Notwendigkeit, die Schmelzsicherungs- Programmierungsschaltungsanordnung zu duplizieren, spart wertvollen Matrixraum und spart Zeit während der Schmelzsicherungsauslösevorgänge. Ferner ermöglicht die Lösung die Anwendung einer Decodierungslösung für die Schmelzsicherungsbankimplementierung für beide Ports des Speichers. Dies ermöglicht gegenüber früheren Verfahren eine weitere Ersparnis von Matrixraum.
• Die Schmelzsicherungs-Programmierungsschaltungsanordnung 30 verwendet zwei Schmelzsicherungen F1 und F2 für jeweils zwei Adreßleitungsbits. In dem gezeigten Schaltungsabschnitt sind die Ersatzadreßleitungen für die Adressen A0 und A1 des RAM 12 gezeigt. Jede der Gruppen aus zwei Bits (für die Bitpaare A2/A3 und A4/A5 sind nicht gezeigte entsprechende Schaltungen vorgesehen) werden in einem Zwei-auf-Vier-Decodierer, der aus NAND-Gliedern 48-54 gebildet ist, eingegeben. Invertierte Eingänge und Ausgänge sind, wie es in der Technik üblich ist, durch Kreise an den Eingängen oder Ausgängen der Verknüpfungsglieder gekennzeichnet. Die vier Ausgänge des Decodierers entsprechen den vier verschiedenen Binärkombinationen des Eingangspaars. Wenn beispielsweise eine Adresse, für die A1, A0 gleich 01 ist, repariert werden soll, wird die Schmelzsicherung F1 ausgelöst, während die Schmelzsicherung F2 nicht ausgelöst wird. Diese Kombination in der Schmelzsicherungs-Reparaturschaltung 30 führt dazu, daß das Ausgangssignal des NOR-Glieds 42 auf Hochpegel geht, während die anderen drei NOR-Glieder 40, 44, 46 Tiefpegelsignale ausgeben (unter der Annahme daß das Signal R_ENABLE# als Tiefpegel erklärt ist). Wenn das NOR-Glied 42 ein Hochpegelsignal ausgibt, wird das Gate des NMOS-Transistors N2 geltend gemacht, weshalb der Transistor durchschaltet. Jeder der anderen NMOS-Transistoren N1, N3 und N4, ist im Sperrzustand, da ihre Gates nicht an Hochpegel liegen.
• Wenn die Adreßleitungen A1, A0 anschließend auf 10 gesetzt werden, geht das Ausgangssignal des NAND-Glieds 50 auf Tiefpegel und wird zur Signalleitung RSELECT10 durchgeschaltet (wiederum unter der Annahme, daß R_ENABLE# als Tiefpegel erklärt ist). Wenn die entsprechenden Schaltungen für die Bitleitungen A2-A5 ebenfalls angeben, daß die vorliegende Adresse zu ersetzen ist (d. h. sowohl RSELECT32 als auch RSELECT54 Tiefpegel besitzen), wird ein Signal R_SELECT(RAM) als Hochpegel ausgegeben. Dies führt dazu, daß der RAM auf eine Ersatzspalte für die erklärte Adresse zugreift. Wenn eines der in das NOR-Glied 56 eingegebenen RSELECT-Signale auf Hochpegel liegt, wird auf die Ersatzspalte nicht zugegriffen.
• Die vorliegende Erfindung erübrigt die Notwendigkeit, die Schmelzsicherungs-Ersetzungsschaltungsanordnung zu duplizieren, indem eine SAM-Adressenvergleichsschaltung 60 hinzugefügt wird, die die Schaltung 30 gemeinsam mit der RAM-Adressenvergleichsschaltung 31 nutzt. Die SAM-Adressenvergleichsschaltung 60 gleicht der Schaltung 31, mit Ausnahme, daß die Eingabe in den Zwei-auf-vier-Decodierer Zähleradreßbits C1-C0 sind. Wie bereits erwähnt wurde, wird auf den SAM-Port 18 des Dualport-Speichersystem von Fig. 1 typischerweise unter Verwendung eines Zählers im SAM-Logikblock 22 zugegriffen. Somit ist der Port 18 ein serieller Port. In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird die SAM-Adressenvergleichsschaltung 60 durch Zählerbits gespeist, die den Adreßbits, die der RAM-Adressenvergleichsschaltung 31 zugeführt werden, entsprechen. Dies bedeutet, daß bei einer 6-Bit-Adresse-Vorrichtung die Adreßbits A0-A1 mit den Zählerbits C0-C1, A2-A3 mit C2-C3 und A4-A5 mit C4- C5 gepaart werden. In dieser Weise können die Ausgangssignale der NOR-Glieder 40-46 in der Schmelzsicherungs-Reparaturschaltung 30 direkt an die SAM- Adressenvergleichsschaltung 60 weitergeleitet werden, wodurch sich die Notwendigkeit einer eigenen Schmelzsicherungs-Reparaturschaltung für die RAM- und SAM-Abschnitte der Speichervorrichtung 10 erübrigt.
• Die Adressenvergleichsschaltung 60 arbeitet in ähnlicher Weise wie die Vergleichsschaltung 31. Unter der Annahme, daß die reparierte Adresse A1, A0 gleich 01 ist und das NOR-Glied 42 eine logische 1 ausgibt, schaltet der NMOS- Transistor N6 durch. Wenn die Zählerbits C1, C0 gleich 01 sind, gibt das NAND- Glied 64 eine logische 0 aus, die als Signal RSELECT10 an das NOR-Glied 70 durchgegeben wird. Nur dann, wenn sämtliche Eingangssignale des NOR-Glieds 70 Tiefpegel aufweisen, wird ein Signal R_SELECT(SAM) geltend gemacht, was die Notwendigkeit, eine SAM-Ersatzstelle heranzuziehen, angibt. Bei Anwendung dieser Lösung verringert sich die Anzahl von erforderlichen Schmelzsicherungen im Vergleich zu früheren Lösungen auf mindestens die Hälfte.
• Fachleuten ist klar, daß die beschriebene Logik wie erforderlich modifiziert werden kann, um diese anderen Adreßgrößen anzupassen. Ferner wurden spezifische Gatter beschrieben, jedoch entspricht dies nur einer spezifischen Ausführungsform. Zur Implementierung der Merkmale der vorliegenden Erfindung können andere Verknüpfungslogikanordnungen verwendet werden.
• Ferner konzentrierte sich diese Diskussion auf Dualport-Speicher mit einem RAM-Port und einem SAM-Port, jedoch können die Lehren dieser Erfindung auch angewandt werden, um in einer Vielzahl von anderen Multiport-Vorrichtungen die Schmelzsicherungs-Schaltungsanordnung zu verkleinern. Beispielsweise ist ein statischer Dualport-RAM typisch aus zwei separaten Adreß- und Daten- Ports gebildet, die mit derselben Speichermatrix aus Dualport-Speicherzellen verbunden sind. Es ist typisch, daß ein Port auf eine reparierte Zeilen- oder Spaltenadresse zugreift, während der andere Port auf irgendeine andere Adresse zugreift. Die Schaltungsanordnung der vorliegenden Erfindung kann verwendet werden, um in einer solchen Dualport-Speichervorrichtung sowohl die Schmelzsicherungs-Reparaturschaltungsanordnung als auch andere Speicher, die ähnliche Redundanzverfahren verwenden, gemeinsam zu nutzen.
• Mit Bezug auf Fig. 3 wird nun eine weitere Ausführungsform der vorliegenden Erfindung beschrieben. Wie oben beschrieben wurde, ist es vorteilhaft, falls möglich, jede Untermatrix eines Speichers als unabhängig reparierbar zu behandeln. Dies bedeutet, daß eine beliebige Spaltenadresse in einer einzelnen Speicher-Untermatrix repariert werden kann, ohne andere Matrizen des Speichers zu beeinflussen. Jedoch ist eine solche Reparatur in Multiport-Systemen erschwert, da diese Systeme eine Anzahl von Komponenten aufweisen, die sich auf jede Untermatrix beziehen. Fig. 3 zeigt ein Beispiel eines Abschnitts der Schaltungsanordnung, die verwendet werden könnte, um Untermatrizen einer Dualport-Speichervorrichtung zu betreiben.
• In diesem Beispiel ist ein SAM 86 zwischen zwei RAM-Speichermatrizen 84, 88 angeordnet. Zwei Bitleitungs-Leseverstärker 92, 94 sind ebenfalls zwischen zwei RAM-Matrizen 82, 84 angeordnet, wobei die Bitleitungsverbindungen über die Spalten M und N wie gezeigt verlaufen. Der SAM 86 ist so konfiguriert, daß er eine Datenmenge halten kann, die gleich jener ist, die in der halben Anzahl von Spalten gehalten wird. Spezifisch in diesem Beispiel kann der SAM 86 Daten aus der Spalte M oder aus der Spalte N entweder von der Matrix 84 oder von der Matrix 86 halten, jedoch kann er keine Daten aus beiden Spalten M und N halten. Fachleute erkennen, daß die vorliegende Erfindung auch in Architekturen verwendet werden kann, in denen die Bitbreite des SAM groß genug ist, um die gesamte Anzahl von Spalten des RAM-Abschnitts des Speichers unterzubringen.
• Fig. 3 zeigt außerdem die Zähler- und Decodierschaltung 90, die für den Zugriff auf den SAM 86 verwendet wird, sobald in ihn Daten von entweder der Matrix 84 oder der Matrix 88 geladen worden sind. Der SAM 86 wird typischerweise geladen, indem auf eine Zeile entweder in der Matrix 84 oder in der Matrix 88 zugegriffen wird und anschließend die Daten aus Spalten in entweder der Matrix 84 oder der Matrix 88 an entsprechende Registerstellen im SAM 88 übertragen werden. Sobald die Spaltendaten in den SAM 86 aus entweder der Matrix 84 oder der Matrix 88 geladen worden sind, muß der SAM 86 die Daten für eine unbestimmte Zeitperiode halten und die Daten nach Bedarf über den SAM-Port ausgeben. Wenn die Schmelzsicherungs- und die Adressenvergleichslogik wie in früheren Lösungen jeweils einer spezifischen Speichermatrix zugeteilt sind, entsteht ein mögliches Problem, wenn die Matrix 84 und die Matrix 88 verschiedene reparierte Spaltenadressen aufweisen. Wenn beispielsweise die Spalte M in der Matrix 84 repariert wurde, jedoch nicht in der Matrix 88, muß dann, wenn der Zähler die Adresse M erreicht, irgendeine Möglichkeit vorgesehen sein, um den Zugriff als repariert zu behandeln, wenn die Daten gerade zuvor aus der Matrix 84 geladen wurden, jedoch als unrepariert zu behandeln, wenn die Daten gerade zuvor aus der Matrix 88 geladen wurden. Gegenwärtige Systeme begegnen dem Problem durch unbedingte Reparatur der Spalte M in der Matrix 88 selbst dann, wenn diese fehlerfrei ist. In dieser Weise kann eine eigene Schmelzsicherungs- und Vergleichslogik für den SAM verwendet und so programmiert werden, daß die Spalte M unbedingt als reparierte Adresse zu behandeln. Diese gegenwärtige Lösung ist jedoch nicht zufriedenstellend, da sie die Wirksamkeit der Reparatur durch Verschwenden einer überflüssigen Spalte zur Reparatur der Spalte M in der Matrix 88, obwohl die Spalte nicht fehlerhaft ist, verringert.
• Deshalb ist eine Ausführungsform der vorliegenden Erfindung vorgesehen, die eine unabhängige Reparatur von Untermatrizen in Dualport-Speichersystemen ermöglicht, wobei sie ebenso die gemeinsame Nutzung der Schmelzsicherungs- und Adressenvergleichsschaltungsanordnung von den zwei Ports der Speichervorrichtung ermöglicht. Mit Bezug auf Fig. 4, in der eine Historien-Multiplexerschaltung 100 in Verbindung mit den zwei Speichermatrizen 84, 88 und dem gemeinsam genutzten SAM 86 gezeigt ist, wird nun die Reparaturschaltungsordnung beschrieben. Die zwei Speichermatrizen 84, 88 besitzen jeweils unabhängige Schmelzsicherungs- und Adressenreparaturschaltungen (30, 31 aus Fig. 2A) für die Einprogrammierung von Reparaturen für defekte Spalten in jeder Matrix. Anstatt die Ausgangssignale 72 von diesen Schaltungen in zwei separate SAM- Adressenvergleichsschaltungen einzugeben, wird ein Multiplexerverfahren angewandt, das eine Historien-Multiplexerschaltung 100 verwendet, um die Verwendung einer einzigen SAM-Adressenvergleichsschaltung 60 für den gemeinsam genutzten SAM 86 zu ermöglichen. Dies spart Matrixraum, indem redundante Logikkomponenten reduziert werden, wobei sich die Notwendigkeit für separate Schmelzsicherungen für den RAM und den SAM erübrigt.
• Die Steuereingangssignale (MUX1 und MUX2) für die Multiplexerschaltung 108 werden anhand von Eingangssignalen auf der Übertragungsleitung, die gewöhnlich auf Dualport-Speichervorrichtungen verfügbar sind, erzeugt. Die Eingangssignale auf der Übertragungsleitung werden verwendet, um die Übertragung von Daten aus Spalten der RAM-Speichermatrizen an die SAM-Register zu ermöglichen, um diese nachträglich über den zweiten Port des Dualport-Speichers auszugeben. Beispielsweise werden in der in Fig. 4 gezeigten Ausführungsform die Eingangssignale XFER_1M und XFER_1N auf der Übertragungsleitung verwendet, um Daten aus den Spalten M und N der Matrix 84 an den SAM zu übertragen, während die Leitungen XFER_2M und XFER_1N verwendet werden, um Daten aus den Spalten M und N der Matrix 88 zu übertragen. Diese Übertragungsleitungen führen an ODER-Glieder 102, 104, die angeben, ob die Matrix 84 oder die Matrix 88 ausgewählt wurde. Die Ausgangssignale der ODER-Glieder 102 und 104 werden an einen Setz-/Rücksetz-(SR)-Flipflop 106 eingegeben.
• Jedesmal wenn die Eingangssignale XFER_1M oder XFER_1N auf der Übertragungsleitung Hochpegel belegen, werden Daten aus der Matrix 84 an den SAM übertragen. Gleichzeitig geht das Ausgangssignal des NOR-Glieds 102 auf Hochpegel, wodurch das SR-Flipflop gesetzt wird und bewirkt wird, daß das Ausgangssignal MUX1 des SR-Flipflops auf Hochpegel geht und das Ausgangssignal MUX2 auf Tiefpegel geht. Ab diesem Zeitpunkt bis zur Ausführung einer weiteren Übertragung an den SAM werden die der Matrix 84 zugeordneten Ausgangssignale der Schaltung 2A über die Multiplexerschaltung 108 an die SAM-Adressenvergleichslogik 60 durchgegeben, was bedeutet, daß die letzte Übertragung an den SAM von der Speichermatrix 84 erfolgte. Somit wird dann, wenn der Zähler der SAM-Logik 90 ein Spaltenadresse innerhalb des SAM 86 erreicht, die mit einer reparierten Spalte in der RAM-Matrix 84 übereinstimmt, die Adresse als repariert bestimmt und Daten vom SAM aus der zugeordneten Ersatzspalte ausgelesen, die an dieser Adresse, anstatt an der ursprünglichen, fehlerhaften Spalte programmiert worden ist. Ähnlich werden dann, wenn XFER_2M oder XFER_2N Hochpegel annehmen, Daten aus der RAM-Matrix 88 an den SAM übertragen und im SAM zwischengespeichert, um künftig über den seriellen Lese-Port der Dualport-Speichervorrichtung ausgelesen zu werden. Gleichzeitig geht das Ausgangssignal des ODER-Glieds 104 auf Hochpegel, wodurch das SR-Flipflop 106 zurückgesetzt wird und bewirkt wird, daß das Ausgangssignal MUX1 des SR-Flipflops auf Tiefpegel geht und das Ausgangssignal MUX2 auf Hochpegel geht. Ab diesem Zeitpunkt bis zur Ausführung einer weiteren Übertragung an den SAM, werden die Ausgangssignale der Schaltungsanordnung von Fig. 2A', die der Matrix 88 zugeordnet ist, über die Multiplexerschaltung 108 an die SAM-Adressenvergleichslogik 60 durchgegeben, was bedeutet, daß die letzte Übertragung an den SAM von der RAM-Matrix 88 erfolgte. Somit wird dann, wenn der Zähler eine Spaltenadresse innerhalb des SAM 86 erreicht, die mit einer reparierten Spalte in der RAM-Matrix 88 übereinstimmt, die Adresse als repariert bestimmt und Daten vom SAM 86 aus der zugeordneten Ersatzspalte ausgelesen, die an dieser Adresse, anstatt an der ursprünglichen, fehlerhaften Spalte programmiert worden ist.
• Das Ergebnis ist die Möglichkeit, in komplexen Speichervorrichtungen wie etwa gemeinsam genutzten SAM-Speichern die Schmelzsicherungs-Schaltungsanordnungen gemeinsam zu nutzen, was andernfalls die kostenaufwendige Duplizierung der Schmelzsicherungs-Schaltungsanordnung erfordern würde. Durch Herabsetzen der Anzahl von erforderlichen Schmelzsicherungen um z. B. die Hälfte wird ein bedeutendes Maß an Matrixfläche gespart. Ferner werden durch Verringerung der Anzahl von Schmelzsicherungen, die durch Präzisions-Laserprozeduren ausgelöst werden müssen, Herstellungs- und Transportkosten gespart.
• Obwohl eine spezifische Ausführungsform für die Verwendung in einer Dualport-Speichervorrichtung wie etwa einem Video-DRAM beschrieben wurde, können die Merkmale der vorliegenden Erfindung ebenso in anderen Multiport- Speichervorrichtungen implementiert werden. In Fig. 5 ist ein Blockschaltbild eines Dualport-Speichers 110 mit einem einzigen Speicher 112 gezeigt. Über zwei Ports 114, 116 wird auf den Speicher 112 zugegriffen. Jeder Port hat eigene Adreßleitungen 118, 120, die mit einer Adressenvergleichsschaltungsanordnung 31, 31' und mit dem Speicher 112 gekoppelt sind. Die zwei Ports 114, 116 nutzen gemeinsam Schmelzsicherungen durch Verwendung der Adressenvergleichsschaltungsanordnung 31, 31' und der Schmelzsicherungs-Programmierungsschaltungsanordnung 30. Dies spart wertvollen Matrixraum und verringert Herstellungszeit und -kosten unter Sicherstellung der Reparierbarkeit des Speichers 112.
• Die hier gezeigten Ausführungsformen können im Zusammenhang mit einer Vielzahl von Speicherprodukten oder anderen Vorrichtungen, die Redundanz erfordern, verwendet werden. Die Schaltungen können an einen Betrieb mit bei Tiefpegel aktiven Signalen oder bei Hochpegel aktiven Signalen angepaßt werden. Die Schaltungen können auch an eine Triggerung mit der positiven und/oder negativen Flanke angepaßt werden. Die Transistortypen können dem bestimmten Bedarf entsprechend variiert werden.

Claims (12)

1. Redundanzschaltung für eine Multiport-Speichervorrichtung, die umfaßt:

einen ersten Speicher (12, 112);

eine Schmelzsicherungs-Programmierungsschaltungsanordnung (30), die mit dem ersten Speicher verbunden ist, um redundante Adressen für den ersten Speicher zu programmieren;

einen ersten Port, der mit einer Adresse des ersten Speichers verbunden ist; und

eine erste Adressenvergleichsschaltungsanordnung (31), die mit dem ersten Port und mit der Schmelzsicherungs-Programmierungsschaltungsanordnung verbunden ist, um eine von dem ersten Port empfangene Adresse mit einer in der Schmelzsicherungs-Programmierungsschaltungsanordnung programmierten Adresse zu vergleichen;

wobei die Redundanzschaltung dadurch gekennzeichnet ist, daß sie ferner umfaßt:

einen zweiten Port, der mit einer Adresse des ersten Speichers verbunden ist; und

eine zweite Adressenvergleichsschaltungsanordnung (60), die mit dem zweiten Port und mit der Schmelzsicherungs-Programmierungsschaltungsanordnung verbunden ist, um eine von dem zweiten Port empfangene Adresse mit einer in der Schmelzsicherungs-Programmierungsschaltungsanordnung programmierten Adresse zu vergleichen.

2. Redundanzschaltung nach Anspruch 1, die ferner einen zweiten Speicher umfaßt, auf den durch den zweiten Port zugegriffen wird.

3. Redundanzschaltung nach Anspruch 1 oder 2, bei der die erste Adressenvergleichsschaltungsanordnung ein Redundanzsignal erzeugt, wenn die vom ersten Port empfangene Adresse mit der redundanten Adresse übereinstimmt.

4. Redundanzschaltung nach einem der Ansprüche 1 bis 3, bei der die zweite Adressenvergleichsschaltungsanordnung ein Redundanzsignal erzeugt, wenn die vom zweiten Port empfangene Adresse mit der redundanten Adresse übereinstimmt.

5. Redundanzschaltungsanordnung nach einem der Ansprüche 1 bis 4, bei der von den ersten und zweiten Ports auf den Speicher asynchron zugegriffen wird.

6. Redundanzschaltung nach Anspruch 5, die ferner umfaßt:

einen dritten Speicher (88);

eine zweite Schmelzsicherungs-Programmierungsschaltung, die von den zweiten und dritten Speichern (86, 88) gemeinsam genutzt wird, um eine zweite redundante Adresse zu programmieren;

eine dritte Adressenvergleichsschaltung, die eine empfangene Adresse für den dritten Speicher mit der zweiten redundanten Adresse vergleicht und ein Auswahlsignal für redundante Adressen erzeugt, wenn die empfangene Adresse gleich der zweiten redundanten Adresse ist;

eine Historien-Multiplexerschaltung (100, 108), die Steuersignale empfängt, die angeben, ob der erste oder der dritte Speicher verwendet werden soll, um zwischen den ersten und dritten Adressenvergleichsschaltungen zu wählen.

7. Redundanzschaltung nach einem der Ansprüche 1 bis 6, bei der der erste Speicher (84) ein Schreib-Lese-Speicher ist und ein zweiter Speicher (86) ein Speicher mit seriellem Zugriff ist.

8. Redundanzschaltung nach einem der Ansprüche 1 bis 7, bei der die Schmelzsicherungs-Programmierungsschaltung (F1, F2) für jedes Bit einer ersetzten Adresse eine Schmelzsicherung enthält.

9. Redundanzschaltung nach einem der Ansprüche 6 bis 8, bei der der zweite Speicher unter Verwendung eines Zählers (90) seriell adressiert wird und bei der die empfangene Adresse aus von dem Zähler empfangenen Bits gebildet wird.

10. Redundanzschaltung nach einem der Ansprüche 1 bis 9, bei der der erste Speicher in Form von Matrizen gebildet ist, die wenigstens eine erste (84) und eine zweite (88) Matrix enthalten, wobei die ersten und zweiten Matrizen den zweiten Speicher (86) gemeinsam nutzen.

11. Verfahren zum Zugreifen auf eine redundante Adresse in einer Dualport-Speichervorrichtung, die einen ersten Port für den Zugriff auf einen ersten Speicher und einen zweiten Port für den Zugriff auf einen zweiten Speicher umfaßt, wobei das Verfahren die folgenden Schritte umfaßt:

Programmieren einer redundanten Adresse in einer Schmelzsicherungsbank, wobei die Schmelzsicherungsbank von den ersten und zweiten Speichern gemeinsam genutzt wird;

Empfangen einer gewünschten Adresse an dem ersten Port;

Vergleichen der gewünschten Adresse mit der redundanten Adresse in einer Adressenvergleichsschaltung; und

Zugreifen auf die redundante Adresse, falls die gewünschte Adresse mit der in der Schmelzsicherungsbank programmierten redundanten Adresse übereinstimmt.

12. Verfahren nach Anspruch 11, bei dem der erste Speicher ein Schreib- Lese-Speicher ist und der zweite Speicher ein Speicher mit seriellem Zugriff ist.