CN117079695B - 用在存储阵列中的熔断器单元及其处理方法、存储阵列 - Google Patents
用在存储阵列中的熔断器单元及其处理方法、存储阵列 Download PDFInfo
- Publication number
- CN117079695B CN117079695B CN202311314457.5A CN202311314457A CN117079695B CN 117079695 B CN117079695 B CN 117079695B CN 202311314457 A CN202311314457 A CN 202311314457A CN 117079695 B CN117079695 B CN 117079695B
- Authority
- CN
- China
- Prior art keywords
- fuse
- value
- memory address
- fuse set
- equal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 21
- 230000002950 deficient Effects 0.000 claims abstract description 139
- 238000012545 processing Methods 0.000 claims description 30
- 230000004044 response Effects 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 14
- 230000008439 repair process Effects 0.000 description 13
- 238000004590 computer program Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本公开的实施例提供一种用在存储阵列中的熔断器单元及其处理方法、存储阵列。熔断器单元包括多个第一熔断器组和至少一个第二熔断器组。每个第一熔断器组包括N个熔断器。每个第一熔断器组能够存储一个缺陷存储地址并且与一个冗余存储地址相关联。第一熔断器组被设置成不存储第一缺陷存储地址。第一缺陷存储地址的值等于第一熔断器组的默认值。在第一熔断器组的值不等于默认值时与第一熔断器组相关联的冗余存储地址用于替换第一熔断器组所存储的缺陷存储地址。每个第二熔断器组包括至少2个熔断器。每个第二熔断器组与一个冗余存储地址相关联。在第二熔断器组的值等于第一指示值时,与第二熔断器组相关联的冗余存储地址用于替换第一缺陷存储地址。
Description
技术领域
本公开的实施例涉及半导体器件技术领域,具体地,涉及用在存储阵列中的熔断器单元及其处理方法、存储阵列。
背景技术
存储器通常包含存储阵列。存储阵列包括多个存储单元。在常规存储类芯片的存储阵列中,每份信息都是分别独立的存储在阵列的存储单元之中,该存储单元具有唯一的行地址及列地址。读取数据时只要找到对应的行/列地址就能读取数据。为避免当某个行/列的存储单元发生损坏时无法写入/读取数据,可采用“备用”的行或者列(对应冗余存储单元)。当原存储阵列中某处出现损坏无法访问时,则启用提前准备的“备用”行/列地址,将数据写入备用地址。相同的,数据也从“备用”地址中读出,使存储功能得以正常进行。
原存储阵列中应被替换的地址信息(缺陷存储单元的地址,也可称为“缺陷存储地址”)被保存进熔断器组中,每一个熔断器组和备用的行或列是一一对应的。当选择的地址和熔断器组内存储的地址对应时,表示该地址对应的行或列发生损坏,应切换到熔断器组对应的备用地址。
但是,熔断器组有默认值。如果输入的地址对应上默认值,则无法区分到底是否需要替换。因此,每个熔断器组中设置有一个主熔断器,用来表示该熔断器组是否被使用。如果输入的地址对应上默认值,但主熔断器不设置为“使用”,则不需要替换;反之则替换。因此,一个熔断器组一般由N个记录地址的熔断器与1个主熔断器构成,N等于最大需要存储的地址的位数。
由于每个熔断器组都需要N个记录地址的熔断器和额外的1个主熔断器记录该熔断器组是否被使用,因此用在存储阵列中的熔断器组需要使用的熔断器数量大,导致存储阵列的芯片面积大。
发明内容
本文中描述的实施例提供了一种用在存储阵列中的熔断器单元及其处理方法、存储阵列。
根据本公开的第一方面,提供了一种用在存储阵列中的熔断器单元。该熔断器单元包括:多个第一熔断器组和至少一个第二熔断器组。其中,每个第一熔断器组包括N个熔断器。每个第一熔断器组能够存储存储阵列的一个缺陷存储地址并且每个第一熔断器组与存储阵列的一个冗余存储地址相关联。第一熔断器组被设置成不存储第一缺陷存储地址。第一缺陷存储地址的值等于第一熔断器组的默认值。在第一熔断器组的值不等于默认值的情况下,与第一熔断器组相关联的冗余存储地址用于替换第一熔断器组所存储的缺陷存储地址。N等于存储阵列的存储地址的位数。每个第二熔断器组包括至少2个熔断器。每个第二熔断器组与存储阵列的一个冗余存储地址相关联。在第二熔断器组的值等于第一指示值的情况下,与第二熔断器组相关联的冗余存储地址用于替换第一缺陷存储地址。
在本公开的一些实施例中,第一熔断器组还被设置成不存储第二缺陷存储地址。第二缺陷存储地址的值等于第一损坏指示值。在与第一熔断器组相关联的冗余存储地址损坏的情况下,第一熔断器组的值被设置成第一损坏指示值。至少一个第二熔断器组的数量大于或者等于2。在第二熔断器组的值等于第二指示值的情况下,与第二熔断器组相关联的冗余存储地址用于替换第二缺陷存储地址。
在本公开的一些实施例中,第一缺陷存储地址的每一位都为第一值。第二缺陷存储地址的每一位都为第二值。
在本公开的一些实施例中,第一值为0,第二值为1。
在本公开的一些实施例中,至少一个第二熔断器组的数量大于2。在与第二熔断器组相关联的冗余存储地址损坏的情况下,第二熔断器组的值被设置成第二损坏指示值。
在本公开的一些实施例中,第二熔断器组的默认值为二进制数00,第一指示值为二进制数01,第二指示值为二进制数10,第二损坏指示值为二进制数11。
根据本公开的第二方面,提供了一种处理方法,用于处理根据本公开的第一方面所述的熔断器单元。该处理方法包括:接收存储阵列的缺陷存储地址;确定缺陷存储地址是否等于第一熔断器组的默认值;以及响应于缺陷存储地址等于第一熔断器组的默认值,将未使用的一个第二熔断器组设置为第一指示值。
在本公开的一些实施例中,处理方法还包括:确定缺陷存储地址是否等于第一损坏指示值,第一损坏指示值指示与第一熔断器组相关联的冗余存储地址损坏;以及响应于缺陷存储地址等于第一损坏指示值,将未使用的一个第二熔断器组设置为第二指示值。
在本公开的一些实施例中,处理方法还包括:响应于缺陷存储地址不等于第一熔断器组的默认值且不等于第一损坏指示值,将缺陷存储地址写入未使用的第一熔断器组。
在本公开的一些实施例中,处理方法还包括:在访问存储阵列的访问地址不等于第一缺陷存储地址和第二缺陷存储地址的情况下,读取第一熔断器组的值,其中,第一缺陷存储地址的值等于第一熔断器组的默认值,第二缺陷存储地址的值等于第一损坏指示值;响应于第一熔断器组的值不等于第一熔断器组的默认值且不等于第一损坏指示值,使用与第一熔断器组相关联的冗余存储地址来替换第一熔断器组所存储的缺陷存储地址;在访问存储阵列的访问地址等于第一缺陷存储地址或者第二缺陷存储地址的情况下,读取第二熔断器组的值;响应于第二熔断器组的值等于第一指示值,使用与第二熔断器组相关联的冗余存储地址来替换第一缺陷存储地址;以及响应于第二熔断器组的值等于第二指示值,使用与第二熔断器组相关联的冗余存储地址来替换第二缺陷存储地址。
根据本公开的第三方面,提供了一种存储阵列。该存储阵列包括:根据本公开的第一方面所述的熔断器单元。
根据本公开的第四方面,提供了一种半导体器件。该半导体器件包括根据本公开的第三方面所述的存储阵列。
根据本公开的第五方面,提供了一种处理装置。该处理装置用于处理根据本公开的第一方面所述的熔断器单元。该处理装置包括至少一个处理器;以及存储有计算机程序的至少一个存储器。当计算机程序由至少一个处理器执行时,使得处理装置执行根据本公开的第二方面所述的处理方法。
附图说明
为了更清楚地说明本公开的实施例的技术方案,下面将对实施例的附图进行简要说明,应当知道,以下描述的附图仅仅涉及本公开的一些实施例,而非对本公开的限制,其中:
图1是一种用在存储阵列中的熔断器单元的示例性结构图;
图2是根据本公开的实施例的用在存储阵列中的熔断器单元的示例性结构图;
图3是根据本公开的实施例的用在存储阵列中的熔断器单元出现冗余损坏时的示意图;
图4是根据本公开的实施例的用于处理熔断器单元的处理方法的示意性流程图;
图5是根据本公开的实施例的用于处理熔断器单元的处理方法的进一步步骤的示意性流程图;
图6是根据本公开的实施例的用于处理熔断器单元的处理方法的进一步步骤的示意性流程图;
图7是根据本公开的实施例的存储阵列的示意性框图;
图8是根据本公开的实施例的处理装置的示意性框图。
需要注意的是,附图中的元素是示意性的,没有按比例绘制。
具体实施方式
为了使本公开的实施例的目的、技术方案和优点更加清楚,下面将结合附图,对本公开的实施例的技术方案进行清楚、完整的描述。显然,所描述的实施例是本公开的一部分实施例,而不是全部的实施例。基于所描述的本公开的实施例,本领域技术人员在无需创造性劳动的前提下所获得的所有其它实施例,也都属于本公开保护的范围。
除非另外定义,否则在此使用的所有术语(包括技术和科学术语)具有与本公开主题所属领域的技术人员所通常理解的相同含义。进一步将理解的是,诸如在通常使用的词典中定义的那些的术语应解释为具有与说明书上下文和相关技术中它们的含义一致的含义,并且将不以理想化或过于正式的形式来解释,除非在此另外明确定义。如在此所使用的,将两个或更多部分“连接”或“耦接”到一起的陈述应指这些部分直接结合到一起或通过一个或多个中间部件结合。另外,诸如“第一”和“第二”的术语仅用于将一个部件(或部件的一部分)与另一个部件(或部件的另一部分)区分开。
如上所述,存储阵列中出现坏点的行或者列的地址需要存储在熔断器组中。一个熔断器组与一个冗余存储地址相关联。当存储阵列被访问的地址与熔断器组所存储的地址对应时,表示该地址对应的行或列已损坏,需要用与该熔断器组相关联的冗余存储地址来替换该熔断器组所存储的地址。但是,熔断器组有默认值。如果存储阵列被访问的地址与熔断器组的默认值对应,则无法区分是否需要进行地址替换。因此,可在每个熔断器组中增设一个主熔断器,用来表示该熔断器组是否被使用(即,是否需要进行地址替换)。如果存储阵列被访问的地址与熔断器组的默认值对应,但主熔断器没有被设置为“被使用”,则不需要进行地址替换;反之则进行地址替换。存储阵列中的所有熔断器组的集合在本文中可被称为熔断器单元。图1示出此类熔断器单元100的示例性结构图。
如图1所示,熔断器单元100包括S个熔断器组Fu1,Fu2,Fu3,……,FuS。每个熔断器组包括一个主熔断器11与N个地址熔断器(记录地址的熔断器)12。N等于最大需要存储的地址的位数。在图1的示例中,N等于7。为便于举例说明,在下文中主要以N=7为例来进行描述。
当存储阵列能正常工作时,S个熔断器组的地址首先会被初始化为默认值,一般为“0000000,0”。前7位表示地址位,后额外的1位表示该组的使用情况(0表示未使用,1表示已使用)。一旦存储阵列出现行故障不能正常读写,故障的行地址信息就会在修复的过程中存入熔断器组。假设使用冗余第1行来修复出现故障的行地址0101110,那么冗余第1行对应的熔断器组(例如图1中的熔断器组Fu1)就会被写入“0101110,1”。在“0101110,1”中,前7位表示行地址0101110,后额外的1位表示该组已经被使用。
记录在熔断器组内的内容会在熔断器载入的过程中载入对应的电路结构中。当下一次准备访问已记录的故障行时,会直接跳转访问到对应的冗余行,从而保证存储阵列读写过程的完整。
对于一块含有冗余结构的存储阵列来说,一般需要准备对应冗余行个数的熔断器组。假设存储阵列有S个冗余的行结构,且在存储阵列正常工作下,行寻址的位数为N位,那么,加上表示使用状态的主熔断器,就需要使用(N+1)×S个熔断器资源。如果能够减少需要使用的熔断器资源,则可以节省硬件成本以及减小存储阵列的面积。
本公开提出了一种没有主熔断器的熔断器组结构,旨在节省硬件成本以及减小存储阵列的面积。图2示出根据本公开的实施例的用在存储阵列中的熔断器单元200的示例性结构图。该熔断器单元200包括:多个第一熔断器组TP1_1,TP1_2,……,TP1_M和至少一个第二熔断器组TP2_1。在图2中示出熔断器单元200只包括一个第二熔断器组TP2_1的示例。
每个第一熔断器组TP1_1,TP1_2,……,TP1_M包括N个熔断器12。N等于存储阵列的存储地址的位数。在图2的示例中,N=7。每个第二熔断器组TP2_1包括2个熔断器12。在图2的替代示例中,每个第二熔断器组TP2_1可包括2个以上的熔断器12。
每个第一熔断器组TP1_1,TP1_2,……,TP1_M能够存储存储阵列的一个缺陷存储地址。在本文中,“缺陷存储地址”指的是故障的行地址信息或列地址信息。在一个示例中,缺陷存储地址可以是存储阵列中出现故障的行地址。在另一个示例中,缺陷存储地址可以是存储阵列中出现故障的列地址。每个第一熔断器组TP1_1,TP1_2,……,TP1_M与存储阵列的一个冗余存储地址相关联。在缺陷存储地址是行地址的情况下,冗余存储地址是用于替换缺陷存储地址的行地址。在缺陷存储地址是列地址的情况下,冗余存储地址是用于替换缺陷存储地址的列地址。为便于举例,在下文中以缺陷存储地址是“行地址”为例来进行说明。
第一熔断器组TP1_1,TP1_2,……,TP1_M被设置成不存储第一缺陷存储地址。第一缺陷存储地址的值等于第一熔断器组TP1_1,TP1_2,……,TP1_M的默认值。在本公开的一些实施例中,第一缺陷存储地址的每一位都为第一值。在本公开的一个实施例中,第一值等于0。在N=7的示例中,第一缺陷存储地址为“0000000”,第一熔断器组TP1_1,TP1_2,……,TP1_M的默认值也为“0000000”。在第一熔断器组TP1_1,TP1_2,……,TP1_M的值不等于默认值的情况下,与第一熔断器组TP1_1,TP1_2,……,TP1_M相关联的冗余存储地址用于替换第一熔断器组TP1_1,TP1_2,……,TP1_M所存储的缺陷存储地址。在第一熔断器组TP1_1,TP1_2,……,TP1_M的默认值为“0000000”的示例中,第一熔断器组TP1_1,TP1_2,……,TP1_M可用于修复“0000001”至“1111111”的缺陷存储地址。
每个第二熔断器组TP2_1与存储阵列的一个冗余存储地址相关联。在第二熔断器组TP2_1的值等于第一指示值的情况下,与第二熔断器组TP2_1相关联的冗余存储地址用于替换第一缺陷存储地址。第一指示值是与第二熔断器组TP2_1的默认值不同的值。也就是说,在存储阵列的第一缺陷存储地址需要被修复的情况下,可使用一个第二熔断器组TP2_1来记录第一缺陷存储地址需要被修复,并使用与该第二熔断器组TP2_1相关联的冗余存储地址来修复第一缺陷存储地址。在一个示例中,第一指示值为二进制数01,在一个第二熔断器组TP2_1的值等于二进制数01时,使用与该第二熔断器组TP2_1相关联的冗余存储地址来修复第一缺陷存储地址。
下面结合图2的示例来描述对熔断器单元200的示例性操作。
在无需修复的状态下,每个第一熔断器组TP1_1,TP1_2,……,TP1_M保持为默认值“0000000”且每个第二熔断器组TP2_1也保持为默认值“00”。如果行地址为“0101110”的存储单元出现故障,则在修复过程中,第一熔断器组TP1_1被写入待修复的故障行地址“0101110”。后续电路的设计可以根据第一熔断器组TP1_1的状态,将其视为指示行地址“0101110”被修复至对应的冗余行,而其它第一熔断器组TP1_2,……TP1_M的值仍然等于默认值“0000000”,视为第一熔断器组TP1_2,……TP1_M未使用。第二熔断器组TP2_1的值仍然等于默认值“00”,视为该第二熔断器组TP2_1未使用。
当地址“0000000”对应的行需要修复时,将第二熔断器组TP2_1设置为“01”,以表示行地址“0000000”被修复至第二熔断器组TP2_1对应的冗余行。
这样,通过设置第二熔断器组TP2_1来专门修复第一缺陷存储地址(例如,“0000000”),并通过第一熔断器组TP1_1,TP1_2,……,TP1_M来修复除了第一缺陷存储地址之外的其它缺陷存储地址,熔断器单元200可在不设置主熔断器的情况下也能准确区分各个熔断器组是否被使用,并正确修复缺陷存储地址。
本公开的实施例还进一步考虑了冗余存储单元本身也有可能损坏的情况。如果某一冗余存储地址处的冗余存储单元已损坏,则将与该冗余存储地址相关联的熔断器组中的每个熔断器都设置为第二值(例如,都设置为1)。第二值是与第一值不同的值。图3示出根据本公开的实施例的用在存储阵列中的熔断器单元200出现冗余损坏时的示意图。在图3中示出熔断器单元200包括K个第二熔断器组TP2_1,……,TP2_K的示例。
在本公开的一些实施例中,可使用第一损坏指示值来指示第一熔断器组TP1_1,TP1_2,……,TP1_M已损坏,可使用第二损坏指示值来指示第二熔断器组TP2_1已损坏。在第一熔断器组TP1_1,TP1_2,……,TP1_M被设置成不存储第一缺陷存储地址的基础上,第一熔断器组TP1_1,TP1_2,……,TP1_M还可被设置成不存储第二缺陷存储地址。第二缺陷存储地址的值等于第一损坏指示值。在本公开的一些实施例中,第二缺陷存储地址的每一位都为第二值。在本公开的一个实施例中,第二值为1。在N=7的示例中,第二缺陷存储地址为“1111111”,第一损坏指示值也为“1111111”。在与第一熔断器组TP1_1,TP1_2,……,TP1_M相关联的冗余存储地址处的冗余存储单元已损坏的情况下,第一熔断器组TP1_1,TP1_2,……,TP1_M的值被设置成第一损坏指示值(例如,“1111111”)。
在这种情况下,至少需要设置2个第二熔断器组TP2_1,……,TP2_K,即,第二熔断器组TP2_1,……,TP2_K的数量K大于或者等于2。在第二熔断器组TP2_1,……,TP2_K的值等于第二指示值的情况下,与第二熔断器组TP2_1,……,TP2_K相关联的冗余存储地址用于替换第二缺陷存储地址。
下面结合图3的示例来描述对熔断器单元200的示例性操作。
在无需修复的状态下,每个第一熔断器组TP1_1,TP1_2,……,TP1_M保持为默认值“0000000”且每个第二熔断器组TP2_1,……,TP2_K也保持为默认值“00”。如果行地址为“0101110”的存储单元出现故障,则在修复过程中,第一熔断器组TP1_1被写入待修复的故障行地址“0101110”。后续电路的设计可以根据第一熔断器组TP1_1的状态,将其视为指示行地址“0101110”被修复至对应的冗余行。如果与第一熔断器组TP1_2相关联的冗余存储地址处的冗余存储单元已损坏,则将第一熔断器组TP1_2设置为“1111111”。而第一熔断器组TP1_M的值仍然等于默认值“0000000”,视为第一熔断器组TP1_M未使用。
当地址“0000000”对应的行需要修复时,将第二熔断器组TP2_1设置为“01”,以表示行地址“0000000”被修复至第二熔断器组TP2_1对应的冗余行。当地址“1111111”对应的行需要修复时,将第二熔断器组TP2_K设置为“10”,以表示行地址“1111111”被修复至第二熔断器组TP2_K对应的冗余行。
考虑到与第二熔断器组TP2_1,……,TP2_K相关联的冗余存储地址处的冗余存储单元也可能发生损坏。为了增加一定的冗余度,可以适度增加第二熔断器组TP2_1,……,TP2_K的数量K,可将第二熔断器组TP2_1,……,TP2_K的数量K设置为大于2。在与第二熔断器组TP2_1,……,TP2_K相关联的冗余存储地址损坏的情况下,第二熔断器组TP2_1,……,TP2_K的值被设置成第二损坏指示值(例如二进制数11)。这样即使有一个或多个第二熔断器组TP2_1,……,TP2_K对应的冗余存储地址损坏,第二熔断器组TP2_1,……,TP2_K依然足够指示修复第一缺陷存储地址(例如,“0000000”)和第二缺陷存储地址(“1111111”)二者。
根据以上所述的第一熔断器组TP1_1,TP1_2,……,TP1_M和第二熔断器组TP2_1,……,TP2_K的设计逻辑,各熔断器组的状态逻辑判断真值表如下(XXXXXXX为非全0或非全1的任意地址):
表1
这样,通过设置K个第二熔断器组TP2_1,……,TP2_K来专门修复第一缺陷存储地址(例如,“0000000”)和第二缺陷存储地址(例如,“1111111”),并通过第一熔断器组TP1_1,TP1_2,……,TP1_M来修复除了第一缺陷存储地址和第二缺陷存储地址之外的其它缺陷存储地址(例如,从“0000001”至“1111110”),熔断器单元200可在不设置主熔断器的情况下也能准确区分各个熔断器组是否被使用和各个熔断器组对应的冗余存储地址是否已损坏,并正确修复缺陷存储地址。
在图1的示例中,需要(N+1)×S =N×S +S个熔断器资源,其中S表示冗余地址的数量。而在图2和图3的示例中,只需要N×M+K×2个熔断器资源。其中,M+K等于S。N的值通常大于2,因此,N×M+K×2=N×(S-K)+ K×2= N×S -K×(N-2)可显著小于N×S +S。也就是说,根据本公开的实施例的熔断器单元通过取消主熔断器的方式可显著减少需要使用的熔断器资源,从而节省硬件成本以及减小存储阵列的面积。
图4示出根据本公开的实施例的用于处理熔断器单元的处理方法400的示意性流程图。
在图4的框S402处,接收存储阵列的缺陷存储地址。缺陷存储地址可以是行地址,也可以是列地址。在本公开的一些实施例中,可按照熔断器组的编号来顺序选择用于存储缺陷存储地址的熔断器组。在本公开的另一些实施例中,可按照任意顺序选择用于存储缺陷存储地址的熔断器组。
在框S404处,确定缺陷存储地址是否等于第一熔断器组的默认值。在本公开的一些实施例中,第一熔断器组的默认值的每一位都为第一值。在本公开的一个实施例中,第一值等于0。在N=7的示例中,第一熔断器组的默认值为“0000000”。
如果缺陷存储地址等于第一熔断器组的默认值(在框S404处为“是”),则在框S406处将未使用的一个第二熔断器组设置为第一指示值。在本公开的一些实施例中,第二熔断器组的默认值的每一位都为第一值。在第一值等于0的示例中,未使用的第二熔断器组的值为二进制数00。在第一指示值为二进制数01的示例中,在框S406处将值为00的一个第二熔断器组设置为01。
如果缺陷存储地址不等于第一熔断器组的默认值(在框S404处为“否”),则在框S408处确定缺陷存储地址是否等于第一损坏指示值。如上所述,第一损坏指示值用于指示与第一熔断器组相关联的冗余存储地址损坏。在本公开的一些实施例中,第一损坏指示值的每一位都为第二值。在本公开的一个实施例中,第二值等于1。在N=7的示例中,第一损坏指示值为二进制数“1111111”。
如果缺陷存储地址等于第一损坏指示值(在框S408处为“是”),则在框S410处将未使用的一个第二熔断器组设置为第二指示值。在第二指示值为二进制数10的示例中,在框S410处将值为00的一个第二熔断器组设置为10。
如果缺陷存储地址不等于第一损坏指示值(在框S408处为“否”),则在框S412处将缺陷存储地址写入未使用的第一熔断器组。在第一熔断器组的默认值为“0000000”且第一损坏指示值为“1111111”的示例中,从“0000001”至“1111110”范围内的缺陷存储地址都可写入未使用的第一熔断器组。
本公开的实施例还提供了对各个熔断器组的状态的判断方式。图5和图6分别示出对第一熔断器组和第二熔断器组的状态的判断过程的示意性流程图。
在图5的框S502处,在访问存储阵列的访问地址不等于第一缺陷存储地址和第二缺陷存储地址的情况下,读取第一熔断器组的值。其中,第一缺陷存储地址的值等于第一熔断器组的默认值。第二缺陷存储地址的值等于第一损坏指示值。在本公开的一些实施例中,可按照第一熔断器组的编号依次读取各个第一熔断器组的值。
在框S504处,确定第一熔断器组的值是否等于第一熔断器组的默认值。如果第一熔断器组的值等于第一熔断器组的默认值(在框S504处为“是”),则在框S506处确定该第一熔断器组未使用,即该第一熔断器组对应的冗余存储地址未使用。
如果第一熔断器组的值不等于第一熔断器组的默认值(在框S504处为“否”),则在框S508处确定第一熔断器组的值是否等于第一损坏指示值。如果第一熔断器组的值等于第一损坏指示值(在框S508处为“是”),则在框S510处确定该第一熔断器组对应的冗余存储地址已损坏(即,与该第一熔断器组相关联的冗余存储地址处的冗余存储单元已损坏)。
如果第一熔断器组的值不等于第一损坏指示值(在框S508处为“否”),则在框S512处使用与第一熔断器组相关联的冗余存储地址来替换第一熔断器组所存储的缺陷存储地址。
在图6的框S602处,在访问存储阵列的访问地址等于第一缺陷存储地址或者第二缺陷存储地址的情况下,读取第二熔断器组的值。
在框S604处,确定第二熔断器组的值是否等于第一指示值(例如,“01”)。如果第二熔断器组的值等于第一指示值(在框S604处为“是”),则在框S606处使用与第二熔断器组相关联的冗余存储地址来替换第一缺陷存储地址,第一缺陷存储地址的值等于第一熔断器组的默认值(例如,“0000000”)。
如果第二熔断器组的值不等于第一指示值(在框S604处为“否”),则在框S608处确定第二熔断器组的值是否等于第二指示值(例如,“10”)。如果第二熔断器组的值等于第二指示值(在框S608处为“是”),则在框S610处使用与第二熔断器组相关联的冗余存储地址来替换第二缺陷存储地址,第二缺陷存储地址的值等于第一损坏指示值(例如,“1111111”)。
如果第二熔断器组的值不等于第二指示值(在框S608处为“否”),则在框S612处确定第二熔断器组的值是否等于第二熔断器组的默认值(例如,“00”)。如果第二熔断器组的值等于第二熔断器组的默认值(在框S612处为“是”),则在框S614处确定该第二熔断器组未使用,即该第二熔断器组对应的冗余存储地址未使用。
如果第二熔断器组的值不等于第二熔断器组的默认值(在框S612处为“否”),则在框S616处确定第二熔断器组的值是否等于第二损坏指示值(例如,“11”)。如果第二熔断器组的值等于第二损坏指示值(在框S616处为“是”),则在框S618处确定该第二熔断器组对应的冗余存储地址已损坏。如果第二熔断器组的值不等于第二损坏指示值(在框S616处为“否”),则在框S620处结束判断过程。
图7示出根据本公开的实施例的存储阵列1000的示意性框图。该存储阵列1000可包括如图2或图3所示的熔断器单元200。本公开的实施例还提供了一种半导体器件。该半导体器件包括如图7所示的存储阵列1000。
图8示出根据本公开的实施例的处理装置800的示意性框图。处理装置800用于处理根据本公开的实施例的熔断器单元。如图8所示,该处理装置800可包括处理器810和存储有计算机程序的存储器820。当计算机程序由处理器810执行时,使得处理装置800可执行如图4至图6所示的方法的步骤。在一个示例中,处理装置800可以是计算机设备或中央处理器。处理装置800可接收存储阵列的缺陷存储地址。处理装置800可确定缺陷存储地址是否等于第一熔断器组的默认值。响应于缺陷存储地址等于第一熔断器组的默认值,处理装置800可将未使用的一个第二熔断器组设置为第一指示值。
在本公开的一些实施例中,处理装置800可确定缺陷存储地址是否等于第一损坏指示值。第一损坏指示值指示与第一熔断器组相关联的冗余存储地址损坏。响应于缺陷存储地址等于第一损坏指示值,处理装置800可将未使用的一个第二熔断器组设置为第二指示值。
在本公开的一些实施例中,响应于缺陷存储地址不等于第一熔断器组的默认值且不等于第一损坏指示值,处理装置800可将缺陷存储地址写入未使用的第一熔断器组。
在本公开的一些实施例中,在访问存储阵列的访问地址不等于第一缺陷存储地址和第二缺陷存储地址的情况下,处理装置800可读取第一熔断器组的值。其中,第一缺陷存储地址的值等于第一熔断器组的默认值。第二缺陷存储地址的值等于第一损坏指示值。响应于第一熔断器组的值不等于第一熔断器组的默认值且不等于第一损坏指示值,处理装置800可使用与第一熔断器组相关联的冗余存储地址来替换第一熔断器组所存储的缺陷存储地址。在访问存储阵列的访问地址等于第一缺陷存储地址或者第二缺陷存储地址的情况下,处理装置800可读取第二熔断器组的值。响应于第二熔断器组的值等于第一指示值,处理装置800可使用与第二熔断器组相关联的冗余存储地址来替换第一缺陷存储地址。响应于第二熔断器组的值等于第二指示值,处理装置800可使用与第二熔断器组相关联的冗余存储地址来替换第二缺陷存储地址。
在本公开的实施例中,处理器810可以是例如中央处理单元(CPU)、微处理器、数字信号处理器(DSP)、基于多核的处理器架构的处理器等。存储器820可以是使用数据存储技术实现的任何类型的存储器,包括但不限于随机存取存储器、只读存储器、基于半导体的存储器、闪存、磁盘存储器等。
此外,在本公开的实施例中,装置800也可包括输入设备830,用于输入缺陷存储地址。另外,装置800还可包括输出设备840,用于输出第一熔断器组和第二熔断器组的值。
在本公开的其它实施例中,还提供了一种存储有计算机程序的计算机可读存储介质,其中,计算机程序在由处理器执行时能够实现如图4至图6所示的处理方法的步骤。
综上所述,根据本公开的实施例的用在存储阵列中的熔断器单元能够在正常修复存储阵列的同时通过取消主熔断器来减少需要使用的熔断器资源,从而节省硬件成本以及减小存储阵列的面积。根据本公开的实施例的用在存储阵列中的熔断器单元还能够处理冗余存储单元损坏的情况,并准确反映各个熔断器组的状态。
附图中的流程图和框图显示了根据本公开的多个实施例的装置和方法的可能实现的体系架构、功能和操作。在这点上,流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分,所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中,方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如,两个连续的方框实际上可以基本并行地执行,它们有时也可以按相反的顺序执行,这依所涉及的功能而定。也要注意的是,框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合,可以用执行规定的功能或动作的专用的基于硬件的系统来实现,或者可以用专用硬件与计算机指令的组合来实现。
除非上下文中另外明确地指出,否则在本文和所附权利要求中所使用的词语的单数形式包括复数,反之亦然。因而,当提及单数时,通常包括相应术语的复数。相似地,措辞“包含”和“包括”将解释为包含在内而不是独占性地。同样地,术语“包括”和“或”应当解释为包括在内的,除非本文中明确禁止这样的解释。在本文中使用术语“示例”之处,特别是当其位于一组术语之后时,所述“示例”仅仅是示例性的和阐述性的,且不应当被认为是独占性的或广泛性的。
适应性的进一步的方面和范围从本文中提供的描述变得明显。应当理解,本申请的各个方面可以单独或者与一个或多个其它方面组合实施。还应当理解,本文中的描述和特定实施例旨在仅说明的目的并不旨在限制本申请的范围。
以上对本公开的若干实施例进行了详细描述,但显然,本领域技术人员可以在不脱离本公开的精神和范围的情况下对本公开的实施例进行各种修改和变型。本公开的保护范围由所附的权利要求限定。
Claims (10)
1.一种用在存储阵列中的熔断器单元,其特征在于,所述熔断器单元包括:多个第一熔断器组和至少一个第二熔断器组,
其中,每个第一熔断器组包括N个熔断器,每个第一熔断器组能够存储所述存储阵列的一个缺陷存储地址并且每个第一熔断器组与所述存储阵列的一个冗余存储地址相关联,所述第一熔断器组被设置成不存储第一缺陷存储地址,所述第一缺陷存储地址的值等于所述第一熔断器组的默认值,在所述第一熔断器组的值不等于所述默认值的情况下,与所述第一熔断器组相关联的冗余存储地址用于替换所述第一熔断器组所存储的缺陷存储地址,N等于所述存储阵列的存储地址的位数;
每个第二熔断器组包括至少2个熔断器,每个第二熔断器组与所述存储阵列的一个冗余存储地址相关联,在所述第二熔断器组的值等于第一指示值的情况下,与所述第二熔断器组相关联的冗余存储地址用于替换所述第一缺陷存储地址。
2.根据权利要求1所述的熔断器单元,其特征在于,所述第一熔断器组还被设置成不存储第二缺陷存储地址,所述第二缺陷存储地址的值等于第一损坏指示值,在与所述第一熔断器组相关联的冗余存储地址损坏的情况下,所述第一熔断器组的值被设置成所述第一损坏指示值;
所述至少一个第二熔断器组的数量大于或者等于2,在所述第二熔断器组的值等于第二指示值的情况下,与所述第二熔断器组相关联的冗余存储地址用于替换所述第二缺陷存储地址。
3.根据权利要求2所述的熔断器单元,其特征在于,所述第一缺陷存储地址的每一位都为第一值,所述第二缺陷存储地址的每一位都为第二值。
4.根据权利要求2所述的熔断器单元,其特征在于,所述至少一个第二熔断器组的数量大于2,在与所述第二熔断器组相关联的冗余存储地址损坏的情况下,所述第二熔断器组的值被设置成第二损坏指示值。
5.根据权利要求4所述的熔断器单元,其特征在于,所述第二熔断器组的默认值为二进制数00,所述第一指示值为二进制数01,所述第二指示值为二进制数10,所述第二损坏指示值为二进制数11。
6.一种处理方法,用于处理根据权利要求1至5中任一项所述的熔断器单元,其特征在于,所述处理方法包括:
接收所述存储阵列的缺陷存储地址;
确定所述缺陷存储地址是否等于所述第一熔断器组的默认值;以及
响应于所述缺陷存储地址等于所述第一熔断器组的所述默认值,将未使用的一个第二熔断器组设置为第一指示值。
7.根据权利要求6所述的处理方法,其特征在于,所述处理方法还包括:
确定所述缺陷存储地址是否等于第一损坏指示值,所述第一损坏指示值指示与所述第一熔断器组相关联的冗余存储地址损坏;以及
响应于所述缺陷存储地址等于所述第一损坏指示值,将未使用的一个第二熔断器组设置为第二指示值。
8.根据权利要求7所述的处理方法,其特征在于,所述处理方法还包括:
响应于所述缺陷存储地址不等于所述第一熔断器组的所述默认值且不等于所述第一损坏指示值,将所述缺陷存储地址写入未使用的第一熔断器组。
9.根据权利要求8所述的处理方法,其特征在于,所述处理方法还包括:
在访问所述存储阵列的访问地址不等于第一缺陷存储地址和第二缺陷存储地址的情况下,读取所述第一熔断器组的值,其中,所述第一缺陷存储地址的值等于所述第一熔断器组的所述默认值,所述第二缺陷存储地址的值等于所述第一损坏指示值;
响应于所述第一熔断器组的值不等于所述第一熔断器组的所述默认值且不等于所述第一损坏指示值,使用与所述第一熔断器组相关联的冗余存储地址来替换所述第一熔断器组所存储的缺陷存储地址;
在访问所述存储阵列的访问地址等于所述第一缺陷存储地址或者所述第二缺陷存储地址的情况下,读取所述第二熔断器组的值;
响应于所述第二熔断器组的值等于所述第一指示值,使用与所述第二熔断器组相关联的冗余存储地址来替换所述第一缺陷存储地址;以及
响应于所述第二熔断器组的值等于所述第二指示值,使用与所述第二熔断器组相关联的冗余存储地址来替换所述第二缺陷存储地址。
10.一种存储阵列,其特征在于,所述存储阵列包括:根据权利要求1至5中任一项所述的熔断器单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311314457.5A CN117079695B (zh) | 2023-10-11 | 2023-10-11 | 用在存储阵列中的熔断器单元及其处理方法、存储阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311314457.5A CN117079695B (zh) | 2023-10-11 | 2023-10-11 | 用在存储阵列中的熔断器单元及其处理方法、存储阵列 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN117079695A CN117079695A (zh) | 2023-11-17 |
CN117079695B true CN117079695B (zh) | 2024-01-23 |
Family
ID=88704508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311314457.5A Active CN117079695B (zh) | 2023-10-11 | 2023-10-11 | 用在存储阵列中的熔断器单元及其处理方法、存储阵列 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117079695B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155150A (zh) * | 1995-10-31 | 1997-07-23 | 现代电子美国公司 | 具有减少的熔断器数目的存储器装置 |
US11114181B1 (en) * | 2020-08-03 | 2021-09-07 | Micron Technology, Inc. | Memory devices with redundant memory cells for replacing defective memory cells, and related systems and methods |
CN116246684A (zh) * | 2021-12-07 | 2023-06-09 | 美光科技公司 | 熔丝匹配逻辑中的共享组件 |
CN116580746A (zh) * | 2023-07-06 | 2023-08-11 | 浙江力积存储科技有限公司 | 用于存储阵列的熔断器单元及其处理方法、存储阵列 |
US20230315918A1 (en) * | 2022-03-28 | 2023-10-05 | Micron Technology, Inc. | Unused redundant enable disturb protection circuit |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002208294A (ja) * | 2001-01-12 | 2002-07-26 | Toshiba Corp | リダンダンシーシステムを有する半導体記憶装置 |
-
2023
- 2023-10-11 CN CN202311314457.5A patent/CN117079695B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1155150A (zh) * | 1995-10-31 | 1997-07-23 | 现代电子美国公司 | 具有减少的熔断器数目的存储器装置 |
US11114181B1 (en) * | 2020-08-03 | 2021-09-07 | Micron Technology, Inc. | Memory devices with redundant memory cells for replacing defective memory cells, and related systems and methods |
CN114067898A (zh) * | 2020-08-03 | 2022-02-18 | 美光科技公司 | 具有用于代替有缺陷存储器单元的冗余存储器单元的存储器装置及相关系统和方法 |
CN116246684A (zh) * | 2021-12-07 | 2023-06-09 | 美光科技公司 | 熔丝匹配逻辑中的共享组件 |
US20230315918A1 (en) * | 2022-03-28 | 2023-10-05 | Micron Technology, Inc. | Unused redundant enable disturb protection circuit |
CN116580746A (zh) * | 2023-07-06 | 2023-08-11 | 浙江力积存储科技有限公司 | 用于存储阵列的熔断器单元及其处理方法、存储阵列 |
Also Published As
Publication number | Publication date |
---|---|
CN117079695A (zh) | 2023-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108877870B (zh) | 用于修复操作的修复电路以及包括修复电路的存储器件 | |
KR100321302B1 (ko) | 플래시 메모리의 제어 방법, 및 이 제어 방법을 이용한플래시 메모리 시스템과 이 제어 방법을 이용한 플래시메모리 칩 | |
CN116580746B (zh) | 用于存储阵列的熔断器单元及其处理方法、存储阵列 | |
EP0494547A2 (en) | Fault mapping apparatus for computer memory | |
US20080282120A1 (en) | Memory structure, repair system and method for testing the same | |
US10916325B2 (en) | Memory chip and test system including the same | |
WO1994022085A1 (en) | Fault tolerant memory system | |
JP2000311497A (ja) | 半導体記憶装置 | |
US11200962B2 (en) | Memory devices having spare column remap storages and methods of remapping column addresses in the memory devices | |
US8995217B2 (en) | Hybrid latch and fuse scheme for memory repair | |
US11972828B2 (en) | Repair circuit, memory, and repair method | |
JPS6237422B2 (zh) | ||
US8694838B2 (en) | Cache memory, processor, and production methods for cache memory and processor | |
US6539505B1 (en) | Method of testing a semiconductor memory, and semiconductor memory with a test device | |
CN117079695B (zh) | 用在存储阵列中的熔断器单元及其处理方法、存储阵列 | |
US20060059393A1 (en) | Redundancy register architecture for soft-error tolerance and methods of making the same | |
US7073102B2 (en) | Reconfiguration device for faulty memory | |
KR20110010381A (ko) | 자체 수리 기능을 포함하는 반도체 메모리 장치 및 그것의 자체 수리 방법 | |
US11182231B2 (en) | Host system and computing system including the host system | |
CN117037884B (zh) | 在存储阵列中使用的熔断器单元及其处理方法、存储阵列 | |
CN210136722U (zh) | 一种存储器 | |
CN111951845B (zh) | 一种分级管理冗余存储的mram芯片 | |
US11574699B2 (en) | Semiconductor device equipped with global column redundancy | |
US11928026B2 (en) | Memory and operation method of memory | |
CN118057541A (zh) | 操作内存装置的方法及其内存装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |