CN210136722U - 一种存储器 - Google Patents
一种存储器 Download PDFInfo
- Publication number
- CN210136722U CN210136722U CN201921115352.6U CN201921115352U CN210136722U CN 210136722 U CN210136722 U CN 210136722U CN 201921115352 U CN201921115352 U CN 201921115352U CN 210136722 U CN210136722 U CN 210136722U
- Authority
- CN
- China
- Prior art keywords
- memory
- main array
- redundancy
- ecc area
- ecc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000008439 repair process Effects 0.000 claims abstract description 29
- 238000012937 correction Methods 0.000 claims abstract description 9
- 230000002093 peripheral effect Effects 0.000 claims description 22
- 230000008859 change Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 10
- 230000008569 process Effects 0.000 description 8
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本申请公开了一种存储器，包括：主阵列，用于存储待存储的数据；ECC区域，用于对所述主阵列进行错误编码纠正；冗余资源，用于对所述主阵列和所述ECC区域进行冗余修复；其中，所述冗余资源、所述主阵列和所述ECC区域顺序排列在一起。本申请实现了提高RRAM存储器的访问速度，以达到性能最优的技术效果。
Description
技术领域
本申请涉及微电子技术领域，尤其涉及一种存储器。
背景技术
RRAM(Resistance Random Access Memory，阻变存储器)是一种新型的非挥发存储器技术，在嵌入式应用和独立式应用里具有广泛的用途。
随着工艺节点的降低，芯片面积的增大，芯片的容量的显著提升，芯片的良率面临着巨大的挑战。现在的芯片中，有几千到几十亿个存储单元，由于工艺的不一致性，以及其他各种各样的外界因素，将不可避免的导致其中的个别存储单元性能较差甚至无法使用。遇到这种情况，若芯片中没有修复功能将导致整个芯片无法工作，被当作废片。当加入修复功能后，可以自动利用冗余资源替换出错单元，实现坏点的自动修复，从而将坏点较少的芯片变为可用的正常芯片，从而提高产品的良率。
在RRAM的芯片中，通常需要在冗余(Redundancy)修复之外还加入了错误编码纠正(Error Correcting Code，ECC)，从而提高芯片读取数据的可靠性。芯片存储阵列的组成一般如图1所示，由主阵列，冗余资源和ECC区域组成，其中，冗余资源用于对主阵列进行冗余修复。
但是，目前的RRAM存储器在访问速度上会有一定损失，无法到达最优性能的技术问题。
发明内容
本申请实施例通过提供一种存储器，解决了现有技术中的RRAM存储器，存在访问速度上会有一定损失，无法达到性能最优的技术问题，实现了提高RRAM存储器的访问速度，以达到性能最优的技术效果。
本申请通过本申请的一实施例提供如下技术方案：
一种存储器，包括：
主阵列，用于存储待存储的数据；
ECC区域，用于对所述主阵列进行错误编码纠正；
冗余资源，用于对所述主阵列和所述ECC区域进行冗余修复；
其中，所述冗余资源、所述主阵列和所述ECC区域位于同一个区域中，且顺序排列在一起。
优选地，所述冗余资源和所述主阵列共用第一外围擦写读取电路。
优选地，所述冗余资源和所述ECC区域共用第二外围擦写读取电路。
优选地，所述冗余资源，包括：
第一部分冗余资源，所述第一部分冗余资源的第一逻辑地址与所述主阵列对应，所述第一部分冗余资源用于对所述主阵列中的错误存储单元进行替换，以对所述主阵列进行冗余修复；
第二部分冗余资源，所述第二部分冗余资源的第二逻辑地址与所述ECC区域对应，所述第二部分冗余资源用于对所述ECC区域中的错误存储单元进行替换，以对所述ECC区域进行冗余修复。
优选地，所述存储器具体为阻变存储器RRAM。
优选地，所述存储器具体为相变存储器PRAM。
优选地，所述存储器具体为磁存储器MRAM。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
在本申请实施例中，公开了一种存储器，包括：主阵列，用于存储待存储的数据；ECC区域，用于对所述主阵列进行错误编码纠正；冗余资源，用于对所述主阵列和所述ECC区域进行冗余修复；其中，所述冗余资源、所述主阵列和所述ECC区域顺序排列在一起。由于所述冗余资源、所述主阵列和所述ECC区域顺序排列在一起，带来的好处就是访问速度快，可以将芯片性能最大化。所以，有效解决了现有技术中的RRAM存储器，存在访问速度上会有一定损失，无法达到性能最优的技术问题，实现了提高RRAM存储器的访问速度，以达到性能最优的技术效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中RRAM储存器的芯片存储阵列的示意图；
图2为本申请实施例中一种存储器的芯片存储阵列的示意图；
图3为本申请实施例中一种存储器的修复结构示意图；
图4为本申请实施例中一种存储器的修复方法的流程图。
具体实施方式
本申请实施例通过提供一种存储器，解决了现有技术中的RRAM存储器，存在访问速度上会有一定损失，无法达到性能最优的技术问题，实现了提高RRAM存储器的访问速度，以达到性能最优的技术效果。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：
一种存储器，包括：主阵列，用于存储待存储的数据；ECC区域，用于对所述主阵列进行错误编码纠正；冗余资源，用于对所述主阵列和所述ECC区域进行冗余修复；其中，所述冗余资源、所述主阵列和所述ECC区域位于同一个区域中，且顺序排列在一起。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
首先说明，本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
实施例一
如图2所示，本实施例提供了一种存储器，包括：
主阵列，用于存储待存储的数据；
ECC(Error Correction Code，纠错码)区域，用于对主阵列进行错误编码纠正；
冗余资源，用于对主阵列和ECC区域进行冗余修复；
其中，冗余资源、主阵列和ECC区域位于同一个区域中，且顺序排列在一起。
在具体实施过程中，所述存储器具体可以为：RRAM(Resistance Random AccessMemory，阻变存储器)、或PRAM(Phase Change Random Access Memory，相变存储器)、或MRAM(Magnetic Random Access Memory，磁存储器)。对于所述存储器具体是何种存储器，本实施例不做具体限定。
在现有技术中，ECC区域通常是不做修复，因为需要额外的地址选择，这会增加测试复杂度，另外就是本领域技术人员普遍认为ECC区域较小，出现问题的几率不大，多年来这已经成为本领域技术人员的思维定式。但是随着工艺的不断发展，ECC区域出错的几率在增大，用于存储ECC冗余位的ECC区域与存储数据的主阵列有着相同的出错几率，对此本案发明人认为ECC区域也有必要进行修复。
所以，在本申请实施例中，冗余资源除了可以对主阵列域进行冗余修复以外，还可以对ECC区域进行冗余修复，从而提高存储器的可靠性，降低了芯片最终读取出的数据出现错误的概率。此外，由于将冗余资源、主阵列和ECC区域设计在同一个区域中，且顺序排列在一起，还解决了额外寻址的问题。
再者，在现有技术中，冗余资源(也叫修复资源)和主阵列是分离的，在物理设计上属于不同的两个区域，在访问速度上会有一定损失，无法达到芯片性能最优。
为了解决该技术问题，在本申请实施例中，将冗余资源、主阵列和ECC区域设计在同一个区域中，且顺序排列在一起，带来的好处就是访问速度快，可以将芯片性能最大化。所以，有效解决了现有技术中的RRAM存储器，存在访问速度上会有一定损失，无法达到性能最优的技术问题，实现了提高RRAM存储器的访问速度，以达到性能最优的技术效果。
作为一种可选的实施例，冗余资源和主阵列共用第一外围擦写读取电路，或者，冗余资源和ECC区域共用第二外围擦写读取电路。
在传统的现有技术中，需要给冗余资源配备专门的外围擦写读取电路，增加了电路复杂度，且占用了芯片面积。
为了解决该技术问题，在本申请实施例中，将冗余资源和主阵列设计成共用一个外围擦写读取电路(即：第一外围擦写读取电路)，ECC区域自己使用一个外围擦写读取电路(即：第二外围擦写读取电路)；或者，主阵列自己使用一个外围擦写读取电路(即：第一外围擦写读取电路)，冗余资源和ECC区域共用一个外围擦写读取电路(即：第二外围擦写读取电路)。由于冗余资源和主阵列(或ECC区域)共用一个外围擦写读取电路，而不用为冗余资源专门配备外围擦写读取电路，如此，降低了外围电路复杂度，节省了芯片面积。
优选方案为：冗余资源和主阵列共用一个外围擦写读取电路(即：第一外围擦写读取电路)，ECC区域自己使用一个外围擦写读取电路(即：第二外围擦写读取电路)
作为一种可选的实施例，如图3所示，冗余资源，包括：
第一部分冗余资源(即：冗余资源1)，第一部分冗余资源的第一逻辑地址与主阵列对应，第一部分冗余资源用于对主阵列中的错误存储单元进行替换，以对主阵列进行冗余修复；
第二部分冗余资源((即：冗余资源2)，第二部分冗余资源的第二逻辑地址与ECC区域对应，第二部分冗余资源用于对ECC区域中的错误存储单元进行替换，以对ECC区域进行冗余修复。
采用本申请中的方案，会在测试阶段，将主阵列和ECC区域分开处理。首先保证了在主阵列和ECC区域没有固定的错误，这样在读取遇到随机错误时，ECC可以完美发挥其作用，而不会因为其自身存在的缺陷，导致读取出错。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
在本申请实施例中，公开了一种存储器，包括：主阵列，用于存储待存储的数据；ECC区域，用于对所述主阵列进行错误编码纠正；冗余资源，用于对所述主阵列和所述ECC区域进行冗余修复；其中，所述冗余资源、所述主阵列和所述ECC区域顺序排列在一起。由于所述冗余资源、所述主阵列和所述ECC区域顺序排列在一起，带来的好处就是访问速度快，可以将芯片性能最大化。所以，有效解决了现有技术中的RRAM存储器，存在访问速度上会有一定损失，无法达到性能最优的技术问题，实现了提高RRAM存储器的访问速度，以达到性能最优的技术效果。
实施例二
基于同一发明构思，如图4所示，本实施例还提供了一种存储器的修复方法，用于对实施例一所提供的存储器进行修复，所述方法包括：
步骤S101：对主阵列和/或ECC区域进行检测；
步骤S102：若检测到错误的存储单元，则利用冗余资源对错误的存储单元进行冗余修复。
在具体实施过程中，所述存储器具体可以为：
RRAM(Resistance Random Access Memory，阻变存储器)、或PRAM(Phase ChangeRandom Access Memory，相变存储器)、或MRAM(Magnetic Random Access Memory，磁存储器)。对于所述存储器具体是何种存储器，本实施例不做具体限定。
采用本申请中的方案，会在测试阶段，将主阵列和ECC区域分开处理。首先保证了在主阵列和ECC区域没有固定的错误，这样在读取遇到随机错误时，ECC可以完美发挥其作用，而不会因为其自身存在的缺陷，导致读取出错。
在具体实施过程中，当主阵列或ECC区域中的某个存储单元出现缺陷导致无法正常存储时，这个存储单元就为一个坏点(即：错误的存储单元)，这时，可以将坏点的地址映射到冗余资源中去，实现冗余资源对坏点的替换，从而完成对错误的存储单元进行冗余修复。
在具体实施过程中，如图3所示，冗余资源，包括：
第一部分冗余资源(即：冗余资源1)，第一部分冗余资源的第一逻辑地址与主阵列对应，第一部分冗余资源用于对主阵列中的错误的存储单元进行替换，以对主阵列进行冗余修复；
第二部分冗余资源(即：冗余资源2)，第二部分冗余资源的第二逻辑地址与ECC区域对应，第二部分冗余资源用于对ECC区域中的错误的存储单元进行替换，以对ECC区域进行冗余修复。
具体来讲，在主阵列中存在错误的存储单元时，则利用第一部分冗余资源对该错误的存储单元进行冗余修复；在ECC区域中存在错误的存储单元时，则利用第二部分冗余资源对该错误的存储单元进行冗余修复。
在现有技术中，ECC区域通常是不做修复，因为需要额外的地址选择，这会增加测试复杂度，另外就是本领域技术人员普遍认为ECC区域较小，出现问题的几率不大，多年来这已经成为本领域技术人员的思维定式。但是随着工艺的不断发展，ECC区域出错的几率在增大，用于存储ECC冗余位的ECC区域与存储数据的主阵列有着相同的出错几率，对此本案发明人认为ECC区域也有必要进行修复。
所以，在本申请实施例中，冗余资源除了可以对主阵列域进行冗余修复以外，还可以对ECC区域进行冗余修复，从而提高存储器的可靠性，降低了芯片最终读取出的数据出现错误的概率。此外，由于将冗余资源、主阵列和ECC区域设计在同一个区域中，且顺序排列在一起，还解决了额外寻址的问题。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：
由于所述冗余资源、主阵列和ECC区域顺序排列在一起，带来的好处就是访问速度快，可以将芯片性能最大化。所以，有效解决了现有技术中的RRAM存储器，存在访问速度上会有一定损失，无法达到性能最优的技术问题，实现了提高RRAM存储器的访问速度，以达到性能最优的技术效果。
尽管已描述了本申请的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本申请范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (7)
1.一种存储器，其特征在于，包括：
主阵列；
ECC区域，用于对所述主阵列进行错误编码纠正；
冗余资源，用于对所述主阵列和所述ECC区域进行冗余修复；
其中，所述冗余资源、所述主阵列和所述ECC区域位于同一个区域中，且顺序排列在一起。
2.如权利要求1所述的存储器，其特征在于，所述冗余资源和所述主阵列共用第一外围擦写读取电路。
3.如权利要求1所述的存储器，其特征在于，所述冗余资源和所述ECC区域共用第二外围擦写读取电路。
4.如权利要求1所述的存储器，其特征在于，所述冗余资源，包括：
第一部分冗余资源，所述第一部分冗余资源的第一逻辑地址与所述主阵列对应，所述第一部分冗余资源用于对所述主阵列中的错误存储单元进行替换，以对所述主阵列进行冗余修复；
第二部分冗余资源，所述第二部分冗余资源的第二逻辑地址与所述ECC区域对应，所述第二部分冗余资源用于对所述ECC区域中的错误存储单元进行替换，以对所述ECC区域进行冗余修复。
5.如权利要求1～4任一所述的存储器，其特征在于，所述存储器具体为阻变存储器RRAM。
6.如权利要求1～4任一所述的存储器，其特征在于，所述存储器具体为相变存储器PRAM。
7.如权利要求1～4任一所述的存储器，其特征在于，所述存储器具体为磁存储器MRAM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921115352.6U CN210136722U (zh) | 2019-07-16 | 2019-07-16 | 一种存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921115352.6U CN210136722U (zh) | 2019-07-16 | 2019-07-16 | 一种存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210136722U true CN210136722U (zh) | 2020-03-10 |
Family
ID=69707744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921115352.6U Active CN210136722U (zh) | 2019-07-16 | 2019-07-16 | 一种存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210136722U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110349617A (zh) * | 2019-07-16 | 2019-10-18 | 中国科学院微电子研究所 | 一种存储器 |
-
2019
- 2019-07-16 CN CN201921115352.6U patent/CN210136722U/zh active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110349617A (zh) * | 2019-07-16 | 2019-10-18 | 中国科学院微电子研究所 | 一种存储器 |
| CN110349617B (zh) * | 2019-07-16 | 2024-09-17 | 中国科学院微电子研究所 | 一种存储器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10446253B2 (en) | Semiconductor memory device and repair method thereof | |
| CN108877870B (zh) | 用于修复操作的修复电路以及包括修复电路的存储器件 | |
| CN102023815B (zh) | 在固态存储器中实现raid | |
| US10936391B2 (en) | Memory management method and storage controller | |
| WO2014047225A1 (en) | Substitute redundant memory | |
| CN116580746B (zh) | 用于存储阵列的熔断器单元及其处理方法、存储阵列 | |
| JP2000311497A (ja) | 半導体記憶装置 | |
| CN110349617B (zh) | 一种存储器 | |
| US11749343B2 (en) | Memory management device, system and method | |
| US9037948B2 (en) | Error correction for memory systems | |
| CN210136722U (zh) | 一种存储器 | |
| US10726939B2 (en) | Memory devices having spare column remap storages | |
| CN104750577B (zh) | 面向片上大容量缓冲存储器的任意多位容错方法及装置 | |
| KR102024033B1 (ko) | 이동 통신 시스템에서 메모리 제어 방법 및 장치 | |
| US20090199043A1 (en) | Error correction in an integrated circuit with an array of memory cells | |
| US8738847B2 (en) | Data writing method, and memory controller and memory storage apparatus using the same | |
| CN109726040B (zh) | 具有容错机制的小容量otprom存储器及其容错控制方法 | |
| US9779838B2 (en) | Method of improving error checking and correction performance of memory | |
| CN111863059A (zh) | 具有动态冗余功能的mram芯片 | |
| CN113495674B (zh) | 读写方法及存储器装置 | |
| CN103514961B (zh) | 自修复存储器、包含该存储器的计算装置以及操作存储器的方法 | |
| CN113495677B (zh) | 读写方法及存储器装置 | |
| CN117079695B (zh) | 用在存储阵列中的熔断器单元及其处理方法、存储阵列 | |
| CN117524291B (zh) | 封装后修复电路、封装后修复方法和存储器装置 | |
| CN117037884B (zh) | 在存储阵列中使用的熔断器单元及其处理方法、存储阵列 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20211229 Address after: 230000 China (Anhui) pilot Free Trade Zone, Hefei, Anhui Province a1205-a1208, future center, Institute of advanced technology, University of science and technology of China, No. 5089, Wangjiang West Road, high tech Zone, Hefei Patentee after: Hefei Zhongke microelectronics Innovation Center Co.,Ltd. Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics of the Chinese Academy of Sciences |
|
| TR01 | Transfer of patent right |