DE4236099A1 - Spaltenredundanter Schaltkreis für eine Halbleiter-Speichervorrichtung - Google Patents
Spaltenredundanter Schaltkreis für eine Halbleiter-SpeichervorrichtungInfo
- Publication number
- DE4236099A1 DE4236099A1 DE4236099A DE4236099A DE4236099A1 DE 4236099 A1 DE4236099 A1 DE 4236099A1 DE 4236099 A DE4236099 A DE 4236099A DE 4236099 A DE4236099 A DE 4236099A DE 4236099 A1 DE4236099 A1 DE 4236099A1
- Authority
- DE
- Germany
- Prior art keywords
- column
- redundant
- circuit
- control circuit
- melting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
Die vorliegende Erfindung betrifft eine Halbleiter-Speicher
vorrichtung und insbesondere einen spaltenredundanten
Schaltkreis zum Ersetzen einer Speicherzellenspalte, die
eine fehlerhafte Zelle aufweist, durch eine Ersatzspeicher
zellenspalte.
Die Zahl der Speicherzellen, die in einem einzelnen Mikro
chip angeordnet sind und deren Fehlerwahrscheinlichkeit
hängt proportional von dem komplexen Aufbau einer Halblei
ter-Speichervorrichtung ab. Daher ist es üblich, jeden
Speicherzellen-Matrix-Block mit einer Reservespeicherzelle
zum Ersetzen einer fehlerhaften Zelle zu versehen. Falls
eine Überprüfung des Mikrochips aufzeigt, daß eine fehler
hafte Zelle in einer der Spalten des Speicherzellen-Matrix-
Blocks vorhanden ist, wird die fehlerhafte Zelle durch eine
spaltenredundante Operation repariert. Der Begriff "spalten
redundante Operation" bedeutet, daß eine der Spalten, die
mit einer üblichen Spaltenauswahlleitung verbunden ist, die
fehlerhaft ist, durch eine Spalte einer Reservespeicherzel
len-Matrix repariert wird. Zu diesem Zweck sollte jede
Spalte eine Schmelzbox (Schmelzstelle) aufweisen, deren
Schmelze (Schmelzeinsatz) über die Einrichtung eines Laser
strahls abgetrennt wird, um die Reparaturoperation durchzu
führen.
Fig. 5 zeigt ein Blockschaltbild einer herkömmlichen Spei
cherzellen-Matrix, wobei der Speicherzellen-Matrix-
Block m·n übliche Speicherzellen-Matrizen und m·k redun
dante Speicherzellen-Matrizen aufweist. Die redundanten
Ermittlungssignale ΦREN1, ΦREN2, . . . ΦRENk zur Ermittlung,
ob oder ob nicht das externe Eingangs-Adressensignal, das
einen Defekt aufweist, werden über den normalen Decoder-
Steuerschaltkreis NDC jeweils zu den normalen Spaltendeco
dern NCD1, NCD2, . . . NCDk übertragen, die gemeinsam die
Eingangs/Ausgangs-Gatter IO steuern, die mit den entspre
chenden normalen Speichermatrizen NCA, die in Reihen ange
ordnet sind, verbunden sind. Der übliche Spaltendecoder NCD1
steuert nämlich gleichzeitig über eine (nicht dargestellte)
gemeinsame Spaltenauswahlleitung die Eingangs/Ausgangs-Gat
ter IO, die mit den entsprechenden normalen Zellenmatri
zen NCA11, NCA21, . . . , NCAm1 verbunden sind, und der normale
Spaltendecoder NCDn steuert die Eingangs/Ausgangs-Gatter IO,
die mit den entsprechenden normalen Zellenmatrizen NCA1n,
NCA2n, . . . , NCAmn verbunden sind. Zusätzlich werden die
redundanten Ermittlungssignale ΦREN1, ΦREN2, . . ., ΦRENk,
die jweils durch die Schmelzboxen FB1, FB2, . . . , FBk erzeugt
werden, ebenfalls zu den jeweiligen redundanten Spaltende
codern RCD1, RCD2, . . . , RCDk übertragen. Die Beziehung zwi
schen den redundanten Spaltendecodern RCD1, RCD2, . . . , RCDk
und den redundanten Speichermatrizen RCA11, RCA12, . . . ,
RCAmk ist die gleiche wie diejenige zwischen den normalen
Zellendecodern und den normalen Zellenmatrizen. In diesem
Fall trennt der normale Spaltendecoder NCD1, falls ein
Defekt in einem Adressensignal entsprechend einer normalen
Zelle der normalen Speicherzellen-Matrix NCA11 gefunden
wird, alle Eingangs/Ausgangs-Gatter IO11, IO21, . . . , IOm1,
die jeweils mit den normalen Zellenmatrizen NCA11, NCA21,
. . . , NCAm1 verbunden sind, ab und der redundante Spaltende
coder RCD1 ermöglicht, daß alle Eingangs/Ausgangs-Gat
ter RIO11, RIO21, . . . , RI0m1 jeweils mit den redundanten
Zellenmatrizen verbunden werden, um einen Betrieb nach einer
Regeneration durchzuführen.
Der herkömmliche spaltenredundante Schaltkreis wird durch
das Blockdiagramm der Fig. 6 gezeigt, der einen spaltenre
dundanten Steuerschaltkreis 100′, eine Schmelzbox 200′ und
spaltenredundante Treiber 300′ aufweist. Falls ein Zeilen
adresseneingangssignal zu dem spaltenredundanten Steuer
schaltkreis 100′ anzeigt, daß eine defekte Zelle in einer
normalen Speicherzellen-Matrix vorhanden ist, erzeugt der
spaltenredundante Steuerschaltkreis 100′ ein Freigabesig
nal RSTP, um die Schmelzbox 200′ freizugeben. Dann erhält
die Schmelzbox 200′ ein Spaltenadressensignal, um ein redun
dantes Ermittlungssignal ΦRENi zu erzeugen, um eine Reserve
zelle auszuwählen. Es ist leicht anhand der Fig. 6 zu
erkennen, daß das redundante Ermittlungssignal ΦRENi zu dem
spaltenredundanten Treiber 300′ (der dazu dient, das Aus
gangsniveau des redundanten Ermittlungssignals ΦRENi zu
treiben) übertragen wird, um ein redundantes Spaltenauswahl
signal RCSL zur Auswahl einer redundanten Spaltenauswahllei
tung zu bilden, so daß eine redundante Speicherzelle ent
sprechend der defekten Zelle der normalen Speicherzellen-Ma
trix ausgewählt wird.
Ein detailliertes Schaltkreisdiagramm der Schmelzbox 200′,
wie sie in Fig. 6 gezeigt ist, ist in Fig. 7 dargestellt.
Falls der spaltenredundante Steuerschaltkreis 100′ das
Freigabesignal RSTP in Abhängigkeit eines Zeilenadressensig
nals erzeugt, erhält das Signal "b" den logischen Zustand
"high", der zu der Schmelzbox 200A übertragen wird, wo die
Schmelze des Übertragungswegs zum Übertragen des Spalten
adressensignals CAi des logischen Zustands "low" derart
unterbrochen wird, um den Knotenpunkt r1 in den logischen
Zustand "high" zu versetzen. Deshalb wird das redundante
Ermittlungssignal ΦRENi, das zu dem logischen Zustand "high"
freigegeben wird, zu dem spaltenredundanten Treiber 300′
übertragen, um eine redundante Spaltenleitung auszuwählen.
In diesem herkömmlichen spaltenredundanten Schaltkreis wird
eine einzelne Spaltenauswahlleitung dazu verwendet, die
Spalten aller Speicherzellen-Matrix-Blöcke zu verbinden, so
daß dann, falls eine Spalte eines Blocks als defekt aufge
funden wird, die Spalten der Speicherzellen-Matrix-Blöcke,
die nicht defekt sind, zusammen ersetzt werden sollen,
wodurch merklich die redundante Effektivität herabgesetzt
wird. Weiterhin können die Spalten einer redundanten Spal
tenauswahlleitung, die beim Reparieren verwendet werden,
ebenso zu Fehlern insbesondere in einem Mikrochip mit hoher
Komplexität führen, wodurch die Zuverlässigkeit herabgesetzt
wird.
Um dieses Problem zu lösen, wurde ein anderer spaltenredun
danter Schaltkreis vorgeschlagen, dessen Schmelzbox schema
tisch in Fig. 8 gezeigt ist. In diesem Fall wird ein Block
auswahlsignal ΦBLS in die Schmelzbox eingegeben. Demzufolge
verursacht, falls eine Speicherzelle als defekt aufgefunden
wird, das Blockauswahlsignal ΦBLS, daß nur der Speicherzel
len-Matrix-Block entsprechend der defekten Speicherzelle
anstelle aller Speicherzellen-Matrix-Blöcke entsprechend der
Spalte, zu der die defekte Zelle gehört, repariert wird.
Diese Anordnung ist in der koreanischen Patentanmeldung Nr.
91-12919 (US Serial No. 757,465) mit dem Titel "Semiconduc
tor Memory Redundant Device", angemeldet auf den Anmelder
der vorliegenden Anmeldung, beschrieben. Allerdings schließt
dieser Schaltkreis ein weiteres Problem ein, daß die Defekte
von zwei oder mehr Speicher-Matrix-Blöcken, die zusammen die
gleiche Spalte belegen, nicht repariert werden können.
Weiterhin sind die erforderlichen Schmelzboxen durch die
Anzahl der Speicherzellen-Matrix-Blöcke zur Aufnahme aller
Blockermittlungssignale erforderlich, wodurch es schwierig
ist, den Chip in seinem Layout zu gestalten.
Es ist eine Aufgabe der vorliegenden Erfindung, einen spal
tenredundanten Schaltkreis mit einer maximalen redundanten
Effektivität anzugeben.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
einen spaltenredundanten Schaltkreis anzugeben, der die
Reparaturfunktion mit hoher Zuverlässigkeit übernimmt.
Eine weitere Aufgabe der vorliegenden Erfindung ist es,
einen spaltenredundanten Schaltkreis anzugeben, der die
Gestaltung des Chips in seinem Layout erleichtert.
Gemäß der vorliegenden Erfindung weist eine Halbleiter-Spei
chervorrichtung einen spaltenredundanten Schaltkreis auf,
der einen spaltenredundanten Steuerschaltkreis zur Aufnahme
eines Zeilenadressensignals, eine Schmelzbox zur Aufnahme
des Ausgangssignals des spaltenredundanten Steuerschaltkrei
ses und einen Blockauswahlsteuerschaltkreis mit einem Ein
gang zur Aufnahme des Ausgangssignals des spaltenredundanten
Steuerschaltkreises und einen Ausgang, der mit einer Viel
zahl von Schmelzboxen verbunden ist, aufweist, wobei der
Blockauswahlsteuerschaltkreis eine Vielzahl von Schmelz
schaltkreisen aufweist, von denen jeder mindestens eine
Schmelzstelle besitzt, die mit einer vorgegebenen statischen
Spannung verbunden ist, wobei eine der Spalten mit einer
normalen Spaltenauswahlleitung, die fehlerhaft ist, verbun
den ist, durch eine der Spalten einer Ersatzzellen-Matrix
unter der Reparaturbetriebsweise des Blockauswahlsteuer
schaltkreises ersetzt wird. Bei der statischen Spannung
handelt es sich um eine Versorgungsspannung, die zu dem
Mikrochip zugeführt wird. Die vorgegebene statische Spannung
dient dazu, einen spezifischen Adressensignaleingang zu den
Schmelzschaltkreisen zu unterbrechen.
Zum besseren Verständnis der Erfindung und zur Erläuterung,
wie die Erfindung durchgeführt wird, wird nachfolgend anhand
eines Beispiels auf die beigefügten schematischen Zeich
nungen Bezug genommen. In der Zeichnung zeigt:
Fig. 1 ein Blockschaltbild eines spaltenredundanten
Schaltkreises gemäß der vorliegenden Erfindung;
Fig. 2 ein Schaltkreisdiagramm einer Ausführungsform der
Fig. 1;
Fig. 3 einen Plan der Speicherzellenbereiche, die ent
sprechend dem spaltenredundanten Schaltkreis gemäß
der vorliegenden Erfindung repariert werden müssen;
Fig. 4 ein Schaltkreisdiagramm einer anderen Ausführungs
form gemäß Fig. 1;
Fig. 5 ein Blockschaltbild einer herkömmlichen Speicherma
trix;
Fig. 6 ein Blockschaltbild eines herkömmlichen spaltenre
dundanten Schaltkreises;
Fig. 7 ein Schaltkreisdiagramm einer Ausführungsform der
Schmelzbox der Fig. 6; und
Fig. 8 ein Schaltkreisdiagramm einer anderen Ausführungs
form der Schmelzbox der Fig. 6.
Wie die Fig. 1 zeigt, weist der spaltenredundante Schalt
kreis gemäß der vorliegenden Erfindung einen spaltenredun
danten Steuerschaltkreis 100, einen Blockauswahlsteuer
schaltkreis 401, eine Schmelzbox 200 und einen spaltenredun
danten Treiber 300 auf. Der Blockauswahlsteuerschalt
kreis 401 ist der Hauptgegenstand der vorliegenden Erfindung
und weist eine Vielzahl von Schmelzschaltkreisen auf, von
denen jeder mindestens einen Schmelzpunkt besitzt, der mit
einer Versorgungsspannung VCC verbunden ist. Die spaltenre
dundanten Schaltkreise können vorzugsweise in dem Chip in
einer Anzahl, so viel wie möglich, vorgesehen werden, um so
die Redundanz-Effektivität zu erhöhen.
Fig. 2 zeigt einen Schmelzschaltkreis nach der Fig. 7, der
mit dem erfindungsgemäßen Blockauswahlsteuerschaltkreis 401
kombiniert ist. Die Signale A, B, die durch das Freigabesig
nal RSTP erzeugt werden, werden nicht direkt, sondern durch
den Blockauswahlsteuerschaltkreis 401, zu der Schmelzbox zur
Aufnahme der Spaltenadressensignale CA1, CA, CA2, CA, . . .
weitergegeben. Der Blockauswahlsteuerschaltkreis 401 erhält
Blockauswahldaten DRA8, DRA, DRA9, DRA, . . . , die durch die
Kombination der Adressensignale RA1, . . . RA7 erhalten
werden. Der Blockauswahlsteuerschaltkreis 401 weist eine
Vielzahl von Schmelzschaltkreisen 400A, 400B, 400C, . . .,
auf, von denen jeder einen Eingang besitzt, der mit der
Versorgungsspannung VCC verbunden ist, um die Eingänge der
Adressensignale DRA8, DRA, DRA9, DRA unwirksam zu machen,
falls die Schmelzpunkte, die mit der Versorgungsspannung VCC
verbunden sind, nicht abgetrennt werden.
Im Betrieb nimmt, falls der Hauptschmelzpunkt MF durchtrennt
wird und das Freigabesignal RSTP den logischen Zustand
"high" erhält, um die redundante Operation auszuführen, der
Knotenpunkt "B" den Zustand "high" an und nur der Schmelz
schaltkreis zur Aufnahme des Adressensignals zur Auswahl des
Speicherzellen-Matrix-Blocks, der wiederhergestellt werden
muß, nimmt den logischen Zustand "high" mit den anderen
Schmelzschaltkreisen, die abgetrennt werden, an, die das
Versorgungsspannungsniveau VCC annehmen. Dann werden die
Knotenpunkte P1, P2, P3, P4, P5 "high" und der Ausgang des
NAND-Gatters 51 nimmt den logischen Zustand "low" an. Danach
wird, falls der Schmelzpunkt des Schmelzschaltkreises, der
das Spaltenadressensignal des logischen Zustandes "low"
erhält, abgetrennt wird, das redundante Ermittlungssig
nal ΦRENi auf den logischen Zustand "high" freigegeben. Es
ist einfach zu erkennen, daß das spaltenredundante Sig
nal ΦRENi zu dem spaltenredundanten Treiber 300 der Fig. 7
übertragen wird, um die redundante Spaltenauswahlleitung des
Speicherzellen-Matrix-Blocks, der zu reparieren ist, auszu
wählen.
Wie die Fig. 3 zeigt, können, falls die Schmelzschalt
kreise 400B, 400C, 400D, 400E die Versorgungsspannung VCC
erzeugen, alle ausgewählten Speicherzellen-Matrix-Blöcke
durch 8 und repariert werden. Auf der anderen Seite
können, falls die Schmelzschaltkreise 400A, 400C, 400D, 400E
die Versorgungsspannung VCC erzeugen, alle ausgewählten
Speicherzellen-Matrix-Blöcke durch 9 und repariert werden.
Um die Speicherzellen-Matrix-Blöcke durch 12 und zu
reparieren, werden die Schmelzschaltkreise 400A, 400B, 400C,
400D derart geschaltet, daß sie die Versorgungsspannung VCC
erzeugen. Um alle Speicherzellen-Matrix-Blöcke zu repa
rieren, werden alle Schmelzschaltkreise 400A, 400B, 400C,
400D, 400E so geschaltet, daß sie die Versorgungsspan
nung VCC erzeugen. Daher können zwei oder mehr Defekte, die
gemeinsam in der gleichen Spalte auftreten, einfach repa
riert werden. Weiterhin kann nur die redundante Matrix
entsprechend dem defekten normalen Matrix-Block selektiv
repariert werden, um dadurch sowohl die redundante Effek
tivität als auch die Zuverlässigkeit zu erhöhen.
In einer anderen Ausführungsform der vorliegenden Erfindung,
wie sie in Fig. 4 gezeigt ist, werden die decodierten
Zeilenadressensignale einer Blockauswahlinformation zu einem
Schmelzschaltkreis in einer Art und Weise zugeführt, die
unterschiedlich von dem Aufbau nach der Fig. 2 ist, so daß
die zu reparierenden Bereiche in einer erforderlichen Art
und Weise gestaltet werden können, wenn das Layout des
Mikrochips erstellt wird. Falls nämlich das DRAK8 entspre
chend der Adresseninformation, die durch eine defekte Zelle
erzeugt wird, freigegeben wird, wird der Schmelzpunkt, der
mit der Versorgungsspannung VCC und DRA des Schmelz
schaltkreises 400A′ verbunden ist, abgeschnitten, wobei der
Schmelzpunkt DRA verbunden wird, und die anderen Schmelz
schaltkreise 400B′ und 400C′ werden in die Lage versetzt,
die Versorgungsspannung VCC zu erzeugen. Dann werden alle
Blöcke von , die mit verbunden sind, in Fig. 3 repa
riert. In ähnlicher Weise werden, falls die Schmelzschalt
kreise 400A′ und 400C′ so gestaltet werden, daß sie die
Versorgungsspannung VCC erzeugen, alle Blöcke von 8 und ,
die mit 9 verbunden sind, nach der Fig. 3 repariert. Demzu
folge sind die Schmelzschaltkreise des Blockauswahlsteuer
schaltkreises verschieden aufgebaut, um so die reparierbaren
Bereiche des Mikrochips, wie erforderlich, zu erfassen.
Wie in den Fig. 2 und 3 gezeigt ist, ist unmittelbar
einzusehen, daß das Adressensignal als Blockauswahlinfor
mation an die Schmelzschaltkreise in verschiedenen Arten
eingegeben werden kann, so lange die Schmelzschaltkreise
mindestens einen Eingang zur Aufnahme der Versorgungsspan
nung VCC besitzen, um den Eingang eines spezifizierten
Adressensignals unwirksam zu machen. Die Versorgungsspan
nung VCC kann durch eine andere statische Spannung ersetzt
werden, um den spezifizierten Adressensignaleingang unwirk
sam zu machen.
Wie vorstehend ausgeführt ist, gibt die vorliegende Erfin
dung den Blockauswahlsteuerschaltkreis an, der mit der
Schmelzbox verbunden ist, die eine Vielzahl von Schmelz
schaltkreisen aufweist, von denen jeder mit der statischen
Spannung versorgt wird, um eine spezifizierte Adresse abzu
weisen (nicht zu beachten), so daß zwei oder mehr defekte
Blöcke, die in der gleichen Spalte vorhanden sind, leicht
repariert werden können, wodurch demzufolge die reparierten
Bereiche erheblich ansteigen. Demzufolge wird ein redundan
ter Schaltkreis mit einer maximalen Effizienz und einer
hohen Zuverlässigkeit erhalten.
Während die Erfindung unter Bezugnahme auf ihre bevorzugte,
spezifische Ausführungsform gezeigt und beschrieben wurde,
ist für den Fachmann ersichtlich, daß die vorstehend angege
benen Änderungen in der Form und im Detail vorgenommen
werden können, ohne den allgemeinen Erfindungsgedanken der
Erfindung zu verlassen.
Claims (8)
1. Halbleiter-Speichervorrichtung, die einen spaltenredun
danten Schaltkreis besitzt, der einen spaltenredundanten
Steuerschaltkreis zur Aufnahme eines Zeilenadressensig
nals und eine Schmelzbox zur Aufnahme des Ausgangssig
nals des spaltenredundanten Steuerschaltkreises auf
weist, wobei der spaltenredundante Schaltkreis folgende
Merkmale aufweist:
einen Blockauswahlsteuerschaltkreis, der eine Vielzahl von Schmelzschaltkreisen aufweist, von denen jeder mindestens einen Schmelzpunkt besitzt, der mit einer gegebenen statischen Spannung verbunden ist, der einen Eingang, der so geschaltet ist, daß er das Ausgangssig nal des spaltenredundanten Steuerschaltkreises aufnimmt, und der einen Ausgang aufweist, der mit der Schmelzbox verbunden ist; und
wobei eine der Spalten, die mit einer normalen Spalten auswahlleitung verbunden ist, die fehlerhaft ist, durch eine der Spalten der Reservezellen-Matrix bei dem Repa raturbetrieb des Blockauswahlsteuerschaltkreises ersetzt wird, verbunden ist.
einen Blockauswahlsteuerschaltkreis, der eine Vielzahl von Schmelzschaltkreisen aufweist, von denen jeder mindestens einen Schmelzpunkt besitzt, der mit einer gegebenen statischen Spannung verbunden ist, der einen Eingang, der so geschaltet ist, daß er das Ausgangssig nal des spaltenredundanten Steuerschaltkreises aufnimmt, und der einen Ausgang aufweist, der mit der Schmelzbox verbunden ist; und
wobei eine der Spalten, die mit einer normalen Spalten auswahlleitung verbunden ist, die fehlerhaft ist, durch eine der Spalten der Reservezellen-Matrix bei dem Repa raturbetrieb des Blockauswahlsteuerschaltkreises ersetzt wird, verbunden ist.
2. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß die gegebene statische Spannung dazu
dient, einen spezifizierten Adressensignaleingang zu den
Schmelzschaltkreisen hin unwirksam zu machen.
3. Halbleiter-Speichervorrichtung nach Anspruch 2, dadurch
gekennzeichnet, daß die statische Spannung eine extern
zugeführte Versorgungsspannung ist.
4. Halbleiter-Speichervorrichtung nach Anspruch 1, dadurch
gekennzeichnet, daß der Blockauswahlsteuerschaltkreis
einen ersten Schmelzschaltkreis zur Aufnahme der sta
tischen Spannung und eines ersten Adressensignals und
einen zweiten Schmelzschaltkreis zur Aufnahme der sta
tischen Spannung und eines zweiten Adressensignals
aufweist.
5. Spaltenredundanter Schaltkreis für eine Halbleiter-Spei
chervorrichtung, gekennzeichnet durch folgende Merkmale:
einen spaltenredundanten Steuerschaltkreis zur Aufnahme eines Zeilenadressensignals;
einen Blockauswahlsteuerschaltkreis mit einer Vielzahl von ersten Schmelzschaltkreisen, um das Ausgangssignal des spaltenredundanten Steuerschaltkreises aufzunehmen, wobei die Vielzahl der ersten Schmelzschaltkreise je weils mindestens einen Schmelzpunkt besitzen, der mit einer vorgegebenen statischen Spannung verbunden ist; und
eine Schmelzbox mit einer Vielzahl von zweiten Schmelz schaltkreisen, die mit dem Ausgangssignal des Blockaus wahlsteuerschaltkreises verbunden ist und um entspre chende Spaltenadressensignale zu empfangen.
einen spaltenredundanten Steuerschaltkreis zur Aufnahme eines Zeilenadressensignals;
einen Blockauswahlsteuerschaltkreis mit einer Vielzahl von ersten Schmelzschaltkreisen, um das Ausgangssignal des spaltenredundanten Steuerschaltkreises aufzunehmen, wobei die Vielzahl der ersten Schmelzschaltkreise je weils mindestens einen Schmelzpunkt besitzen, der mit einer vorgegebenen statischen Spannung verbunden ist; und
eine Schmelzbox mit einer Vielzahl von zweiten Schmelz schaltkreisen, die mit dem Ausgangssignal des Blockaus wahlsteuerschaltkreises verbunden ist und um entspre chende Spaltenadressensignale zu empfangen.
6. Spaltenredundanter Schaltkreis nach Anspruch 5, dadurch
gekennzeichnet, daß die statische Spannung dazu dient,
den spezifizierten Adressensignaleingang zu der Vielzahl
von ersten Schmelzschaltkreisen hin unwirksam zu machen.
7. Spaltenredundanter Schaltkreis nach Anspruch 6, dadurch
gekennzeichnet, daß die statische Spannung eine extern
zugeführte Versorgungsspannung ist.
8. Spaltenredundanter Schaltkreis nach Anspruch 5, dadurch
gekennzeichnet, daß die Vielzahl der ersten Schmelz
schaltkreise einen ersten Umschalt-Schaltkreis zur
Aufnahme der statischen Spannung und eines ersten Adres
sensignals und einen zweiten Umschalt-Schaltkreis zur
Aufnahme der statischen Spannung und eines zweiten
Adressensignals aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920007621A KR950000275B1 (ko) | 1992-05-06 | 1992-05-06 | 반도체 메모리 장치의 컬럼 리던던시 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4236099A1 true DE4236099A1 (de) | 1993-11-11 |
DE4236099C2 DE4236099C2 (de) | 2001-01-11 |
Family
ID=19332732
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4236099A Expired - Lifetime DE4236099C2 (de) | 1992-05-06 | 1992-10-26 | Redundanzspalten-Schaltkreis für eine Halbleiter-Speichervorrichtung |
Country Status (8)
Country | Link |
---|---|
US (1) | US5325334A (de) |
JP (1) | JP2555252B2 (de) |
KR (1) | KR950000275B1 (de) |
DE (1) | DE4236099C2 (de) |
FR (1) | FR2691000B1 (de) |
GB (1) | GB2266795B (de) |
IT (1) | IT1255933B (de) |
TW (1) | TW296838U (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19513789A1 (de) * | 1994-04-11 | 1995-10-12 | Samsung Electronics Co Ltd | Verfahren und Schaltkreis zum Reparieren von Defekten in Halbleitervorrichtung |
DE19520979A1 (de) * | 1994-06-08 | 1995-12-14 | Hyundai Electronics Ind | Spaltenredundanzvorrichtung für einen Halbleiterspeicher |
Families Citing this family (59)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05334895A (ja) * | 1992-05-28 | 1993-12-17 | Texas Instr Japan Ltd | 半導体記憶装置 |
US5469401A (en) * | 1992-07-14 | 1995-11-21 | Mosaid Technologies Incorporated | Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address |
KR0130030B1 (ko) * | 1994-08-25 | 1998-10-01 | 김광호 | 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 |
US5528539A (en) * | 1994-09-29 | 1996-06-18 | Micron Semiconductor, Inc. | High speed global row redundancy system |
US5805512A (en) * | 1995-02-09 | 1998-09-08 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US5838620A (en) * | 1995-04-05 | 1998-11-17 | Micron Technology, Inc. | Circuit for cancelling and replacing redundant elements |
KR0157344B1 (ko) * | 1995-05-25 | 1998-12-01 | 김광호 | 반도체 메모리 장치의 퓨즈소자 회로 |
KR100217910B1 (ko) * | 1995-08-17 | 1999-09-01 | 김영환 | 플래쉬 메모리셀의 리페어 회로 및 리페어 방법 |
US5592102A (en) * | 1995-10-19 | 1997-01-07 | Altera Corporation | Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices |
US5812468A (en) * | 1995-11-28 | 1998-09-22 | Micron Technology, Inc. | Programmable device for redundant element cancel in a memory |
US5828599A (en) * | 1996-08-06 | 1998-10-27 | Simtek Corporation | Memory with electrically erasable and programmable redundancy |
KR100450115B1 (ko) * | 1996-11-08 | 2004-11-26 | 주식회사 하이닉스반도체 | 반도체메모리장치의컬럼리던던시회로 |
US5996096A (en) * | 1996-11-15 | 1999-11-30 | International Business Machines Corporation | Dynamic redundancy for random access memory assemblies |
US6091258A (en) * | 1997-02-05 | 2000-07-18 | Altera Corporation | Redundancy circuitry for logic circuits |
US6034536A (en) * | 1997-02-05 | 2000-03-07 | Altera Corporation | Redundancy circuitry for logic circuits |
US5912579A (en) * | 1997-02-06 | 1999-06-15 | Zagar; Paul S. | Circuit for cancelling and replacing redundant elements |
CA2202692C (en) * | 1997-04-14 | 2006-06-13 | Mosaid Technologies Incorporated | Column redundancy in semiconductor memories |
EP0983549B1 (de) | 1997-05-23 | 2001-12-12 | Altera Corporation (a Delaware Corporation) | Redundanzschaltung für programmierbare logikanordnung mit verschachtelten eingangsschaltkreisen |
US6055611A (en) * | 1997-07-09 | 2000-04-25 | Micron Technology, Inc. | Method and apparatus for enabling redundant memory |
US5999463A (en) * | 1997-07-21 | 1999-12-07 | Samsung Electronics Co., Ltd. | Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks |
US5907511A (en) * | 1997-12-23 | 1999-05-25 | Lsi Logic Corporation | Electrically selectable redundant components for an embedded DRAM |
US5901095A (en) * | 1997-12-23 | 1999-05-04 | Lsi Logic Corporation | Reprogrammable address selector for an embedded DRAM |
US5896331A (en) * | 1997-12-23 | 1999-04-20 | Lsi Logic Corporation | Reprogrammable addressing process for embedded DRAM |
US6011734A (en) * | 1998-03-12 | 2000-01-04 | Motorola, Inc. | Fuseless memory repair system and method of operation |
US6064588A (en) * | 1998-03-30 | 2000-05-16 | Lsi Logic Corporation | Embedded dram with noise-protected differential capacitor memory cells |
US5999440A (en) * | 1998-03-30 | 1999-12-07 | Lsi Logic Corporation | Embedded DRAM with noise-protecting substrate isolation well |
US5978304A (en) * | 1998-06-30 | 1999-11-02 | Lsi Logic Corporation | Hierarchical, adaptable-configuration dynamic random access memory |
US6005824A (en) * | 1998-06-30 | 1999-12-21 | Lsi Logic Corporation | Inherently compensated clocking circuit for dynamic random access memory |
US6987786B2 (en) | 1998-07-02 | 2006-01-17 | Gsi Group Corporation | Controlling laser polarization |
US6181728B1 (en) | 1998-07-02 | 2001-01-30 | General Scanning, Inc. | Controlling laser polarization |
US6201404B1 (en) | 1998-07-14 | 2001-03-13 | Altera Corporation | Programmable logic device with redundant circuitry |
US5953269A (en) * | 1998-09-03 | 1999-09-14 | Micron Technology, Inc. | Method and apparatus for remapping addresses for redundancy |
KR100304700B1 (ko) | 1999-01-13 | 2001-09-26 | 윤종용 | 버퍼부를 내장하여 부하를 일정하게 하는 리던던시 회로 |
KR100370232B1 (ko) | 1999-04-28 | 2003-01-29 | 삼성전자 주식회사 | 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로 |
US6101138A (en) * | 1999-07-22 | 2000-08-08 | Eton Technology, Inc. | Area efficient global row redundancy scheme for DRAM |
KR100363089B1 (ko) * | 1999-09-07 | 2002-11-30 | 삼성전자 주식회사 | 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치 |
KR100363085B1 (ko) | 1999-11-05 | 2002-12-05 | 삼성전자 주식회사 | 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치 |
KR100337476B1 (ko) | 2000-03-17 | 2002-05-23 | 윤종용 | 반도체 메모리 장치 및 이 장치의 리던던시 회로 및 방법 |
KR100351902B1 (ko) * | 2000-09-28 | 2002-09-12 | 주식회사 하이닉스반도체 | 칼럼 리던던시 리페어 회로 |
TW546664B (en) * | 2001-01-17 | 2003-08-11 | Toshiba Corp | Semiconductor storage device formed to optimize test technique and redundancy technology |
US6400619B1 (en) | 2001-04-25 | 2002-06-04 | International Business Machines Corporation | Micro-cell redundancy scheme for high performance eDRAM |
KR100408714B1 (ko) * | 2001-06-28 | 2003-12-11 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 컬럼 리페어회로 및 방법 |
DE10152086B4 (de) * | 2001-10-23 | 2007-03-22 | Infineon Technologies Ag | Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung |
US6801471B2 (en) * | 2002-02-19 | 2004-10-05 | Infineon Technologies Ag | Fuse concept and method of operation |
US7093156B1 (en) * | 2002-05-13 | 2006-08-15 | Virage Logic Corp. | Embedded test and repair scheme and interface for compiling a memory assembly with redundancy implementation |
US7159141B2 (en) * | 2002-07-01 | 2007-01-02 | Micron Technology, Inc. | Repairable block redundancy scheme |
KR100542696B1 (ko) * | 2003-11-13 | 2006-01-11 | 주식회사 하이닉스반도체 | 반도체 장치의 리페어 퓨즈 박스 |
US8072834B2 (en) | 2005-08-25 | 2011-12-06 | Cypress Semiconductor Corporation | Line driver circuit and method with standby mode of operation |
KR100827659B1 (ko) * | 2006-09-20 | 2008-05-07 | 삼성전자주식회사 | 반도체 메모리 장치 |
JP2009087513A (ja) * | 2007-10-03 | 2009-04-23 | Nec Electronics Corp | 半導体記憶装置、及びメモリセルテスト方法 |
US8976604B2 (en) | 2012-02-13 | 2015-03-10 | Macronix International Co., Lt. | Method and apparatus for copying data with a memory array having redundant memory |
US9165680B2 (en) | 2013-03-11 | 2015-10-20 | Macronix International Co., Ltd. | Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks |
KR20150123378A (ko) * | 2014-04-24 | 2015-11-04 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그의 동작 방법 |
US9773571B2 (en) | 2014-12-16 | 2017-09-26 | Macronix International Co., Ltd. | Memory repair redundancy with array cache redundancy |
US20160218286A1 (en) | 2015-01-23 | 2016-07-28 | Macronix International Co., Ltd. | Capped contact structure with variable adhesion layer thickness |
US9514815B1 (en) | 2015-05-13 | 2016-12-06 | Macronix International Co., Ltd. | Verify scheme for ReRAM |
US9691478B1 (en) | 2016-04-22 | 2017-06-27 | Macronix International Co., Ltd. | ReRAM array configuration for bipolar operation |
KR102597291B1 (ko) * | 2016-11-07 | 2023-11-06 | 에스케이하이닉스 주식회사 | 리페어 제어 장치 및 이를 포함하는 반도체 장치 |
US9959928B1 (en) | 2016-12-13 | 2018-05-01 | Macronix International Co., Ltd. | Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR910012919A (ko) * | 1989-12-30 | 1991-08-08 | 경상현 | 주(main) CPU 감시장치 |
DE4001223C2 (de) * | 1989-05-24 | 1992-03-26 | Samsung Electronics Co., Ltd., Suwon, Kr | |
DE4132298A1 (de) * | 1991-07-26 | 1993-01-28 | Samsung Electronics Co Ltd | Halbleiterspeicher-redundanz |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2154032B (en) * | 1984-02-08 | 1988-04-20 | Inmos Ltd | A repairable memory array |
US4758993A (en) * | 1984-11-19 | 1988-07-19 | Fujitsu Limited | Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays |
US4827747A (en) * | 1986-05-21 | 1989-05-09 | Hitachi, Ltd. | Method for producing a bellows with oval cross section and apparatus for carrying out the method |
KR890003691B1 (ko) * | 1986-08-22 | 1989-09-30 | 삼성전자 주식회사 | 블럭 열 리던던씨 회로 |
US5193076A (en) * | 1988-12-22 | 1993-03-09 | Texas Instruments Incorporated | Control of sense amplifier latch timing |
NL8900026A (nl) * | 1989-01-06 | 1990-08-01 | Philips Nv | Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens. |
KR920010347B1 (ko) * | 1989-12-30 | 1992-11-27 | 삼성전자주식회사 | 분할된 워드라인을 가지는 메모리장치의 리던던시 구조 |
DE69128173T2 (de) * | 1990-07-31 | 1998-05-14 | Texas Instruments Inc | Redundante Halbleiterspeicheranordnung |
US5210723A (en) * | 1990-10-31 | 1993-05-11 | International Business Machines Corporation | Memory with page mode |
US5159572A (en) * | 1990-12-24 | 1992-10-27 | Motorola, Inc. | DRAM architecture having distributed address decoding and timing control |
US5257229A (en) * | 1992-01-31 | 1993-10-26 | Sgs-Thomson Microelectronics, Inc. | Column redundancy architecture for a read/write memory |
-
1992
- 1992-05-06 KR KR1019920007621A patent/KR950000275B1/ko not_active IP Right Cessation
- 1992-10-03 TW TW083215092U patent/TW296838U/zh unknown
- 1992-10-22 FR FR9212658A patent/FR2691000B1/fr not_active Expired - Lifetime
- 1992-10-26 DE DE4236099A patent/DE4236099C2/de not_active Expired - Lifetime
- 1992-10-28 IT ITMI922474A patent/IT1255933B/it active IP Right Grant
- 1992-10-30 JP JP4292914A patent/JP2555252B2/ja not_active Expired - Fee Related
- 1992-11-02 GB GB9222905A patent/GB2266795B/en not_active Expired - Lifetime
-
1993
- 1993-02-05 US US08/014,305 patent/US5325334A/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4001223C2 (de) * | 1989-05-24 | 1992-03-26 | Samsung Electronics Co., Ltd., Suwon, Kr | |
KR910012919A (ko) * | 1989-12-30 | 1991-08-08 | 경상현 | 주(main) CPU 감시장치 |
DE4132298A1 (de) * | 1991-07-26 | 1993-01-28 | Samsung Electronics Co Ltd | Halbleiterspeicher-redundanz |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19513789A1 (de) * | 1994-04-11 | 1995-10-12 | Samsung Electronics Co Ltd | Verfahren und Schaltkreis zum Reparieren von Defekten in Halbleitervorrichtung |
DE19513789C2 (de) * | 1994-04-11 | 2000-11-16 | Samsung Electronics Co Ltd | Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung |
DE19520979A1 (de) * | 1994-06-08 | 1995-12-14 | Hyundai Electronics Ind | Spaltenredundanzvorrichtung für einen Halbleiterspeicher |
DE19520979B4 (de) * | 1994-06-08 | 2005-09-15 | Hyundai Electronics Industries Co., Ltd., Ichon | Spaltenredundanzvorrichtung für einen Halbleiterspeicher |
Also Published As
Publication number | Publication date |
---|---|
JP2555252B2 (ja) | 1996-11-20 |
FR2691000A1 (fr) | 1993-11-12 |
FR2691000B1 (fr) | 1996-05-24 |
IT1255933B (it) | 1995-11-17 |
TW296838U (en) | 1997-01-21 |
US5325334A (en) | 1994-06-28 |
DE4236099C2 (de) | 2001-01-11 |
GB2266795A (en) | 1993-11-10 |
KR950000275B1 (ko) | 1995-01-12 |
GB2266795B (en) | 1996-06-05 |
JPH0660690A (ja) | 1994-03-04 |
ITMI922474A0 (it) | 1992-10-28 |
GB9222905D0 (en) | 1992-12-16 |
ITMI922474A1 (it) | 1994-04-28 |
KR930024021A (ko) | 1993-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4236099C2 (de) | Redundanzspalten-Schaltkreis für eine Halbleiter-Speichervorrichtung | |
DE4001223C2 (de) | ||
DE19513789C2 (de) | Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung | |
DE4341692C2 (de) | Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung | |
DE19640437B4 (de) | Spaltenredundanzschaltkreis | |
DE4441183C2 (de) | Halbleitervorrichtung und Verfahren zum Ansteuern von Ersatzwortleitungen in einer Halbleitervorrichtung | |
DE3032630C2 (de) | Halbleiterspeicher aus Speicherbausteinen mit redundanten Speicherbereichen und Verfahren zu dessen Betrieb | |
DE3534356C2 (de) | Halbleiter-Speichervorrichtung | |
DE69907997T2 (de) | Halbleiterspeicherschaltung mit Redundanz | |
DE3724509A1 (de) | Dynamischer ram | |
DE4220211A1 (de) | Spaltenauswahlschaltung in einer halbleiterspeichervorrichtung | |
DE4234155A1 (de) | Zeilenredundanzschaltung fuer eine halbleiterspeichervorrichtung | |
DE4006285C2 (de) | ||
DE4132831C2 (de) | Halbleiterspeichervorrichtung | |
DE3412677C2 (de) | ||
DE19833952A1 (de) | Halbleiterspeichervorrichtung mit einem Blockschreibmodus | |
DE19542033A1 (de) | Redundanzschaltung und Verfahren einer Halbleiterspeichervorrichtung | |
EP0612074B1 (de) | Spalten-Redundanz-Schaltungsanordnung für einen Speicher | |
DE4111708A1 (de) | Redundanzvorrichtung fuer eine halbleiterspeichervorrichtung und verfahren zum ersetzen einer defekten speicherzelle | |
EP0758112B1 (de) | Integrierte Halbleiter-Speichervorrichtung mit Redundanzschaltungsanordnung | |
DE3441473A1 (de) | Halbleiterspeicher | |
DE3827174A1 (de) | Halbleiter-speichervorrichtung | |
DE69920735T2 (de) | Spaltenredundanzschaltung mit reduzierter signalwegverzögerung | |
DE10032122B4 (de) | Halbleiterspeicherbauelement mit Redundanzschaltkreis | |
DE19922786B4 (de) | Halbleiterspeicher mit Testeinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right | ||
R071 | Expiry of right |