KR930024021A - 반도체 메모리 장치의 컬럼 리던던시 - Google Patents

반도체 메모리 장치의 컬럼 리던던시 Download PDF

Info

Publication number
KR930024021A
KR930024021A KR1019920007621A KR920007621A KR930024021A KR 930024021 A KR930024021 A KR 930024021A KR 1019920007621 A KR1019920007621 A KR 1019920007621A KR 920007621 A KR920007621 A KR 920007621A KR 930024021 A KR930024021 A KR 930024021A
Authority
KR
South Korea
Prior art keywords
circuit
fuse
column
constant voltage
redundancy
Prior art date
Application number
KR1019920007621A
Other languages
English (en)
Other versions
KR950000275B1 (ko
Inventor
노재구
석용식
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920007621A priority Critical patent/KR950000275B1/ko
Priority to TW083215092U priority patent/TW296838U/zh
Priority to FR9212658A priority patent/FR2691000B1/fr
Priority to DE4236099A priority patent/DE4236099C2/de
Priority to ITMI922474A priority patent/IT1255933B/it
Priority to JP4292914A priority patent/JP2555252B2/ja
Priority to GB9222905A priority patent/GB2266795B/en
Priority to US08/014,305 priority patent/US5325334A/en
Publication of KR930024021A publication Critical patent/KR930024021A/ko
Application granted granted Critical
Publication of KR950000275B1 publication Critical patent/KR950000275B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체 메모리 장치에서 특히 메모리 셀의 컬럼중에서 불량 셀이 발생시에 이를 여분의 컬럼으로 대치하는 컬럼 리던던시에 관한 것으로, 소정의 정전압에 접속된 퓨우즈를 적어도 포함하는 퓨우즈회로를 다수개로 가지며 입력단과 출력단이 상기 컬럼 리던던트 제어회로의 출력신호 및 상기 퓨우즈회로에 각각 연결되는 블럭 선택제어회로를 컬럼 리던던시회로에 구비하므로서, 상기 블럭선택제어회로를 구성하는 다수개의 퓨우즈회로에 정전압이 각각 입력되어 특정 어드레스를 무시할 수 있으므로 해서 동일한 컬럼에서 2개이상의 블럭이 결함으로 발생되어도 이를 용이하게 해결할 수 있어 리페어 영역을 크게 확장할 수 있다. 이로부터 신뢰성 높고 효율이 최대화되는 리던던시를 제공할 수 있고 또한 칩의 레이-아웃이 용이한 리던던시를 제공할 수 있게 된다.

Description

반도체 메모리 장치의 컬럼 리던던시
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 의한 컬럼 리던던시의 블럭도. 제6도는 제5도의 일실시예.

Claims (8)

  1. 로우 어드레스를 입력하는 컬럼 리던던트 제어회로와 상기 컬럼 리던던트 제어회로의 출력신호가 입력으로 연결되는 퓨우즈박스를 구비하는 컬럼 리던던시회로를 가지고 노멀 컬럼선택선에 연결되어 있는 컬럼중의 임의의 하나에 페일이 발생시에 이를 스페어 셀에 구비되어 있는 여분의 컬럼으로 리페어 처리하는 반도체 메모리 장치에 있어서, 소정의 정전압에 접속된 퓨우즈를 적어도 포함하는 퓨우즈회로를 다수개로 가지며 입력단과 출력단이 상기 컬럼 리던던트 제어회로의 출력신호 및 상기 퓨우즈회로에 각각 연결되는 블럭선택제어회로를 구비하고, 리던던시 동작시 상기 블럭 선택제어회로에 의해 리페어가 이루어짐을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 정전압에 의해 상기 퓨우즈회로에 입력되는 특정 어드레스의 입력이 무시됨을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 정전압이 칩의 외부에서 공급되는 전원전압임을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 블럭선택제어회로가 상기 정전압과 제1어드레스를 입력되는 제1퓨우즈회로와, 상기 정전압과 제2어드레스를 입력하는 제2퓨우즈회로를 구비함을 특징으로 하는 반도체 메모리 장치.
  5. 컬럼 리던던시를 가지는 반도체 메모리 장치에 있어서, 로우 어드레스를 입력하는 컬럼 리던던트 컨트롤회로와, 상기 컬럼 리던던트 컨트롤회로의 출력신호에 연결되고 회로내에 소정의 정전압에 접속된 퓨우즈를 적어도 포함하는 제1퓨우즈회로를 다수개로 가지는 블럭선택제어회로와, 상기 블럭선택회로의 출력신호에 연결되고 회로내에 소정의 컬럼 어드레스를 입력하는 제2퓨우즈회로를 다수개로 가지는 퓨우즈 박스를 구비함을 특징으로 하는 컬럼 리던던시 회로.
  6. 제5항에 있어서, 상기 정전압에 의해 상기 제1퓨우즈회로에 입력되는 특정 어드레스의 입력이 무시됨을 특징으로 하는 컬럼 리던던시 회로.
  7. 제6항에 있어서, 상기 정전압이 칩의 외부에서 공급되는 전원전압임을 특징으로 하는 컬럼 리던던시 회로.
  8. 제5항에 있어서, 상기 블럭선택제어회로의 제1퓨우즈회로가 상기 정전압과 제1어드레스를 입력하는 제1스위칭회로와, 상기 정전압과, 제2어드레스를 입력하는 제2스위칭 회로를 구비함을 특징으로 하는 컬럼 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920007621A 1992-05-06 1992-05-06 반도체 메모리 장치의 컬럼 리던던시 KR950000275B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019920007621A KR950000275B1 (ko) 1992-05-06 1992-05-06 반도체 메모리 장치의 컬럼 리던던시
TW083215092U TW296838U (en) 1992-05-06 1992-10-03 Column redundancy circuit for a semiconductor memory device
FR9212658A FR2691000B1 (fr) 1992-05-06 1992-10-22 Circuit de redondance de colonne pour dispositif de memoire a semi-conducteur.
DE4236099A DE4236099C2 (de) 1992-05-06 1992-10-26 Redundanzspalten-Schaltkreis für eine Halbleiter-Speichervorrichtung
ITMI922474A IT1255933B (it) 1992-05-06 1992-10-28 Circuito di ridonanza di colonna per un dispositivo di memoria a semiconduttore.
JP4292914A JP2555252B2 (ja) 1992-05-06 1992-10-30 半導体メモリ装置
GB9222905A GB2266795B (en) 1992-05-06 1992-11-02 Column redundancy circuit for a semiconductor memory device
US08/014,305 US5325334A (en) 1992-05-06 1993-02-05 Column redundancy circuit for a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920007621A KR950000275B1 (ko) 1992-05-06 1992-05-06 반도체 메모리 장치의 컬럼 리던던시

Publications (2)

Publication Number Publication Date
KR930024021A true KR930024021A (ko) 1993-12-21
KR950000275B1 KR950000275B1 (ko) 1995-01-12

Family

ID=19332732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007621A KR950000275B1 (ko) 1992-05-06 1992-05-06 반도체 메모리 장치의 컬럼 리던던시

Country Status (8)

Country Link
US (1) US5325334A (ko)
JP (1) JP2555252B2 (ko)
KR (1) KR950000275B1 (ko)
DE (1) DE4236099C2 (ko)
FR (1) FR2691000B1 (ko)
GB (1) GB2266795B (ko)
IT (1) IT1255933B (ko)
TW (1) TW296838U (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05334895A (ja) * 1992-05-28 1993-12-17 Texas Instr Japan Ltd 半導体記憶装置
US5469401A (en) * 1992-07-14 1995-11-21 Mosaid Technologies Incorporated Column redundancy scheme for DRAM using normal and redundant column decoders programmed with defective array address and defective column address
KR0119888B1 (ko) * 1994-04-11 1997-10-30 윤종용 반도체 메모리장치의 결함구제방법 및 그 회로
KR0131721B1 (ko) * 1994-06-08 1998-04-15 김주용 반도체 소자의 컬럼 리던던시 장치
KR0130030B1 (ko) * 1994-08-25 1998-10-01 김광호 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
US5528539A (en) * 1994-09-29 1996-06-18 Micron Semiconductor, Inc. High speed global row redundancy system
US5805512A (en) * 1995-02-09 1998-09-08 Kabushiki Kaisha Toshiba Semiconductor memory device
US5838620A (en) * 1995-04-05 1998-11-17 Micron Technology, Inc. Circuit for cancelling and replacing redundant elements
KR0157344B1 (ko) * 1995-05-25 1998-12-01 김광호 반도체 메모리 장치의 퓨즈소자 회로
KR100217910B1 (ko) * 1995-08-17 1999-09-01 김영환 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
US5592102A (en) * 1995-10-19 1997-01-07 Altera Corporation Means and apparatus to minimize the effects of silicon processing defects in programmable logic devices
US5812468A (en) * 1995-11-28 1998-09-22 Micron Technology, Inc. Programmable device for redundant element cancel in a memory
US5828599A (en) * 1996-08-06 1998-10-27 Simtek Corporation Memory with electrically erasable and programmable redundancy
KR100450115B1 (ko) * 1996-11-08 2004-11-26 주식회사 하이닉스반도체 반도체메모리장치의컬럼리던던시회로
US5996096A (en) * 1996-11-15 1999-11-30 International Business Machines Corporation Dynamic redundancy for random access memory assemblies
US6091258A (en) * 1997-02-05 2000-07-18 Altera Corporation Redundancy circuitry for logic circuits
US6034536A (en) * 1997-02-05 2000-03-07 Altera Corporation Redundancy circuitry for logic circuits
US5912579A (en) * 1997-02-06 1999-06-15 Zagar; Paul S. Circuit for cancelling and replacing redundant elements
CA2202692C (en) * 1997-04-14 2006-06-13 Mosaid Technologies Incorporated Column redundancy in semiconductor memories
JP3865789B2 (ja) 1997-05-23 2007-01-10 アルテラ コーポレイション インタリーブされた入力回路を備えるプログラマブル論理装置のための冗長回路
US6055611A (en) * 1997-07-09 2000-04-25 Micron Technology, Inc. Method and apparatus for enabling redundant memory
US5999463A (en) * 1997-07-21 1999-12-07 Samsung Electronics Co., Ltd. Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks
US5896331A (en) * 1997-12-23 1999-04-20 Lsi Logic Corporation Reprogrammable addressing process for embedded DRAM
US5901095A (en) * 1997-12-23 1999-05-04 Lsi Logic Corporation Reprogrammable address selector for an embedded DRAM
US5907511A (en) * 1997-12-23 1999-05-25 Lsi Logic Corporation Electrically selectable redundant components for an embedded DRAM
US6011734A (en) * 1998-03-12 2000-01-04 Motorola, Inc. Fuseless memory repair system and method of operation
US5999440A (en) * 1998-03-30 1999-12-07 Lsi Logic Corporation Embedded DRAM with noise-protecting substrate isolation well
US6064588A (en) * 1998-03-30 2000-05-16 Lsi Logic Corporation Embedded dram with noise-protected differential capacitor memory cells
US5978304A (en) * 1998-06-30 1999-11-02 Lsi Logic Corporation Hierarchical, adaptable-configuration dynamic random access memory
US6005824A (en) * 1998-06-30 1999-12-21 Lsi Logic Corporation Inherently compensated clocking circuit for dynamic random access memory
US6987786B2 (en) 1998-07-02 2006-01-17 Gsi Group Corporation Controlling laser polarization
US6181728B1 (en) 1998-07-02 2001-01-30 General Scanning, Inc. Controlling laser polarization
US6201404B1 (en) 1998-07-14 2001-03-13 Altera Corporation Programmable logic device with redundant circuitry
US5953269A (en) * 1998-09-03 1999-09-14 Micron Technology, Inc. Method and apparatus for remapping addresses for redundancy
KR100304700B1 (ko) 1999-01-13 2001-09-26 윤종용 버퍼부를 내장하여 부하를 일정하게 하는 리던던시 회로
KR100370232B1 (ko) 1999-04-28 2003-01-29 삼성전자 주식회사 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로
US6101138A (en) * 1999-07-22 2000-08-08 Eton Technology, Inc. Area efficient global row redundancy scheme for DRAM
KR100363089B1 (ko) * 1999-09-07 2002-11-30 삼성전자 주식회사 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치
KR100363085B1 (ko) * 1999-11-05 2002-12-05 삼성전자 주식회사 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치
KR100337476B1 (ko) 2000-03-17 2002-05-23 윤종용 반도체 메모리 장치 및 이 장치의 리던던시 회로 및 방법
KR100351902B1 (ko) * 2000-09-28 2002-09-12 주식회사 하이닉스반도체 칼럼 리던던시 리페어 회로
TW546664B (en) * 2001-01-17 2003-08-11 Toshiba Corp Semiconductor storage device formed to optimize test technique and redundancy technology
US6400619B1 (en) 2001-04-25 2002-06-04 International Business Machines Corporation Micro-cell redundancy scheme for high performance eDRAM
KR100408714B1 (ko) * 2001-06-28 2003-12-11 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 리페어회로 및 방법
DE10152086B4 (de) * 2001-10-23 2007-03-22 Infineon Technologies Ag Verfahren zum Testen einer Mehrzahl von Bauelementen auf einem Wafer mit einer gemeinsamen Datenleitung und einer gemeinsamen Versorgungsleitung
US6801471B2 (en) * 2002-02-19 2004-10-05 Infineon Technologies Ag Fuse concept and method of operation
US7093156B1 (en) * 2002-05-13 2006-08-15 Virage Logic Corp. Embedded test and repair scheme and interface for compiling a memory assembly with redundancy implementation
US7159141B2 (en) * 2002-07-01 2007-01-02 Micron Technology, Inc. Repairable block redundancy scheme
KR100542696B1 (ko) * 2003-11-13 2006-01-11 주식회사 하이닉스반도체 반도체 장치의 리페어 퓨즈 박스
US8072834B2 (en) 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
KR100827659B1 (ko) * 2006-09-20 2008-05-07 삼성전자주식회사 반도체 메모리 장치
JP2009087513A (ja) * 2007-10-03 2009-04-23 Nec Electronics Corp 半導体記憶装置、及びメモリセルテスト方法
US8976604B2 (en) 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
US9165680B2 (en) 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
KR20150123378A (ko) * 2014-04-24 2015-11-04 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
US9773571B2 (en) 2014-12-16 2017-09-26 Macronix International Co., Ltd. Memory repair redundancy with array cache redundancy
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
KR102597291B1 (ko) * 2016-11-07 2023-11-06 에스케이하이닉스 주식회사 리페어 제어 장치 및 이를 포함하는 반도체 장치
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2154032B (en) * 1984-02-08 1988-04-20 Inmos Ltd A repairable memory array
US4758993A (en) * 1984-11-19 1988-07-19 Fujitsu Limited Random access memory device formed on a semiconductor substrate having an array of memory cells divided into sub-arrays
US4827747A (en) * 1986-05-21 1989-05-09 Hitachi, Ltd. Method for producing a bellows with oval cross section and apparatus for carrying out the method
KR890003691B1 (ko) * 1986-08-22 1989-09-30 삼성전자 주식회사 블럭 열 리던던씨 회로
US5193076A (en) * 1988-12-22 1993-03-09 Texas Instruments Incorporated Control of sense amplifier latch timing
NL8900026A (nl) * 1989-01-06 1990-08-01 Philips Nv Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens.
KR910005601B1 (ko) * 1989-05-24 1991-07-31 삼성전자주식회사 리던던트 블럭을 가지는 반도체 메모리장치
KR920010347B1 (ko) * 1989-12-30 1992-11-27 삼성전자주식회사 분할된 워드라인을 가지는 메모리장치의 리던던시 구조
KR930001793B1 (en) * 1989-12-30 1993-03-13 Korea Telecommunication Main-c.p.u. watching apparatus
DE69128173T2 (de) * 1990-07-31 1998-05-14 Texas Instruments Inc Redundante Halbleiterspeicheranordnung
US5210723A (en) * 1990-10-31 1993-05-11 International Business Machines Corporation Memory with page mode
US5159572A (en) * 1990-12-24 1992-10-27 Motorola, Inc. DRAM architecture having distributed address decoding and timing control
KR930003164A (ko) * 1991-07-26 1993-02-24 김광호 반도체메모리 리던던시 장치
US5257229A (en) * 1992-01-31 1993-10-26 Sgs-Thomson Microelectronics, Inc. Column redundancy architecture for a read/write memory

Also Published As

Publication number Publication date
US5325334A (en) 1994-06-28
GB9222905D0 (en) 1992-12-16
GB2266795A (en) 1993-11-10
ITMI922474A0 (it) 1992-10-28
FR2691000A1 (fr) 1993-11-12
KR950000275B1 (ko) 1995-01-12
FR2691000B1 (fr) 1996-05-24
DE4236099A1 (de) 1993-11-11
IT1255933B (it) 1995-11-17
TW296838U (en) 1997-01-21
ITMI922474A1 (it) 1994-04-28
JPH0660690A (ja) 1994-03-04
GB2266795B (en) 1996-06-05
JP2555252B2 (ja) 1996-11-20
DE4236099C2 (de) 2001-01-11

Similar Documents

Publication Publication Date Title
KR930024021A (ko) 반도체 메모리 장치의 컬럼 리던던시
KR940016279A (ko) 리던던시 효율이 향상되는 반도체 메모리 장치
KR950030164A (ko) 반도체 메모리장치의 결함구제방법 및 그 회로
KR960002796A (ko) 반도체 소자의 컬럼 리던던시 장치
KR950015694A (ko) 번-인회로를 가지는 반도체 메모리장치 및 그 번-인방법
KR920015383A (ko) 반도체 집적회로장치 및 배선수정장치
KR970012793A (ko) 불량 구제 판정 회로
KR920020523A (ko) 반도체 기억장치
KR960002368A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR900003884A (ko) 대규모 반도체 집적회로 장치
KR970051427A (ko) 리던던시 효율을 높인 반도체 메모리 장치
KR19990061991A (ko) 다수개의 리던던시 입출력 라인들을 구비하는 반도체 장치
KR930003164A (ko) 반도체메모리 리던던시 장치
KR100253395B1 (ko) 로우/컬럼 선택 회로
JPH07211097A (ja) 半導体メモリデバイスのリダンダンシイネーブル回路
KR970012777A (ko) 플래쉬 메모리셀의 리페어 회로 및 리페어 방법
KR100197997B1 (ko) 반도체 메모리 소자의 로우컬 리페어 컬럼라인 선택장치
KR970051419A (ko) 반도체 메모리 장치의 로우 리던던시 회로
KR19990057224A (ko) 반도체 메모리 장치
KR960015902A (ko) 반도체 기억소자를 리페어하기 위한 장치
KR970051443A (ko) 리페어 효율을 향상시킨 반도체 메모리 장치
KR930003163A (ko) 리던던시 회로를 구비하는 반도체 메모리 장치
KR100454632B1 (ko) 반도체소자의워드라인리페어장치
KR980005045A (ko) 반도체 메모리 장치의 리던던시 회로
KR950001778A (ko) 반도체 메모리 장치의 결함구제 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110103

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee