KR920020523A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR920020523A KR920020523A KR1019920006472A KR920006472A KR920020523A KR 920020523 A KR920020523 A KR 920020523A KR 1019920006472 A KR1019920006472 A KR 1019920006472A KR 920006472 A KR920006472 A KR 920006472A KR 920020523 A KR920020523 A KR 920020523A
- Authority
- KR
- South Korea
- Prior art keywords
- data line
- control means
- complementary
- semiconductor memory
- turns
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
Landscapes
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 메모리의 블럭도,
제2도는 제1도에 나타난 어드레스 신호비교/형성회로(62)의 회로도,
제3도는 제1도에 나타난 컬럼디코더(4)의 내부회로도,
제4도는 제1도에 나타난 컬럼스위치(3) 및 그 주변블럭의 내부 회로도.
Claims (8)
- 복수의 데이터선과 적어도 하나의 용장데이터선과 그 데이터선과 용장데이터선에 대응해서 각각 설치된 복수의 메모리 셀과, 그 데이터선과 용장데이터선에 대응해서 각각 설치된 스위치 회로를 통해서 결합되는 커먼데이터선과, 상기 스위치회로의 하나 또는 복수를 온상태로 하기 위한 제어수단과를 포함하고 상기 제어수단은 통상 판독 동작시에 소정의 하나의 스위치 회로를 온상태로 하여 테스트 동작시에 복수의 스위치회로를 오프상태로 하는 반도체 기억장치.
- 제1항에 있어서, 상기 제어수단은, 상기 테스트 동작시에 상기 용장데이터선에 대응하는 스위치회로를 온상태로 하여 상기 용장데이터선에 의해 구제되는 데이터선에 대응하는 스위치회로를 오프상태로 하는 반도체 기억장치.
- 제2항에 있어서, 상기 제어수단은 피 구제 데이터선을 특정하기 위한 제1어드레스 신호형성 회로와, 상기 제1어드레스신호를 수신하는 디코더들을 포함하는 반도체 기억장치.
- 제2항에 있어서, 상기 제어수단은, 상기 각 스위치회로에 대하는 제어신호선에 대응해서 각각 설치된 퓨즈를 비치하여 그 퓨즈를 선택적으로 절단상태로 하는 것에 의해 피 구제 데이터선에 대응하는 스위치회로를 오프상태로 하는 반도체 기억장치.
- 제3항에 있어서, 상기 디코더에 입력된 상기 제1어드레스신호의 일부가 논리처리되는 것에 의해 피 구제 데이터선을 제외한 복수의 데이터선 및 상기 용장데이터선에 대응하는 스위치 회로가 온상태로 되는 반도체 기억장치.
- 복수의 상보데이터선쌍과 적어도 하나의 상보 용장데이터선쌍과, 그 상보데이터선쌍과 상보 용장데이터선쌍에 대응해서 각각 설계된 메모리셀과, 그 상부 데이터쌍과 상보용장데이터선쌍에 대응해서 각각 설치된 스위치회로를 통해서 결합된 커먼데이터선쌍과, 상기 스위치회로의 하나 또는 복수를 온상태로 하기 위한 제어수단들을 포함하고, 상기 제어수단은 통상 판독동작시에 소정의 하나의 스위치 회로를 온상태로 하고, 테스트 동작시에 복수의 스위치회로를 온상태로 하는 반도체 기억장치.
- 제6항에 있어서, 상기 제어수단은 상기 테스트동작시에 상기 상보용장데이터선쌍에 대응하는 스위치회로를 온상태로 하고, 상기 상보 용장데이터선쌍에 의해 구제된 상보 데이터선쌍에 대응하는 스위치회로를 오프상태로 하는 반도체 기억장치.
- 제7항에 있어서, 상기 커먼데이터선쌍에 결합되어 그커먼데이터선쌍에 나타나는 신호의 일치 또는 불일치를 검출하는 회로를 포함하는 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091982A JPH04322000A (ja) | 1991-04-23 | 1991-04-23 | 半導体記憶装置 |
JP91-91982 | 1991-04-23 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR920020523A true KR920020523A (ko) | 1992-11-21 |
Family
ID=14041697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920006472A KR920020523A (ko) | 1991-04-23 | 1992-04-17 | 반도체 기억장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5359561A (ko) |
JP (1) | JPH04322000A (ko) |
KR (1) | KR920020523A (ko) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR960008824B1 (en) * | 1993-11-17 | 1996-07-05 | Samsung Electronics Co Ltd | Multi bit test circuit and method of semiconductor memory device |
KR960012790B1 (ko) * | 1993-12-29 | 1996-09-24 | 현대전자산업 주식회사 | 옵션 처리를 이용한 리페어 효율 증가 회로 |
US5583817A (en) * | 1994-02-02 | 1996-12-10 | Hitachi, Ltd. | Semiconductor integrated circuit device |
KR0140178B1 (ko) * | 1994-12-29 | 1998-07-15 | 김광호 | 반도체 메모리장치의 결함 셀 구제회로 및 방법 |
EP0777234B1 (en) * | 1995-11-29 | 2003-03-05 | Texas Instruments Incorporated | Sense amplifier in or relating to semiconductor memory devices |
US6157582A (en) * | 1997-11-17 | 2000-12-05 | Cypress Semiconductor Corporation | Dynamic pull-up suppressor for column redundancy write schemes with redundant data lines |
CA2223222C (en) * | 1997-11-28 | 2006-05-02 | Mosaid Technologies Incorporated | Data-bit redundancy for semiconductor memories |
US6144591A (en) * | 1997-12-30 | 2000-11-07 | Mosaid Technologies Incorporated | Redundancy selection circuit for semiconductor memories |
KR100280442B1 (ko) * | 1998-02-05 | 2001-02-01 | 김영환 | 디램의병렬테스트회로 |
JP3204450B2 (ja) * | 1998-04-15 | 2001-09-04 | 日本電気株式会社 | アドレスデコード回路及びアドレスデコード方法 |
US6452845B1 (en) * | 1999-01-07 | 2002-09-17 | Micron Technology, Inc. | Apparatus for testing redundant elements in a packaged semiconductor memory device |
US6732229B1 (en) | 1999-02-24 | 2004-05-04 | Monolithic System Technology, Inc. | Method and apparatus for memory redundancy with no critical delay-path |
US20120106539A1 (en) * | 2010-10-27 | 2012-05-03 | International Business Machines Corporation | Coordinating Communications Interface Activities in Data Communicating Devices Using Redundant Lines |
US8767531B2 (en) * | 2010-10-27 | 2014-07-01 | International Business Machines Corporation | Dynamic fault detection and repair in a data communications mechanism |
US8898504B2 (en) | 2011-12-14 | 2014-11-25 | International Business Machines Corporation | Parallel data communications mechanism having reduced power continuously calibrated lines |
US9411750B2 (en) | 2012-07-30 | 2016-08-09 | International Business Machines Corporation | Efficient calibration of a low power parallel data communications channel |
US9474034B1 (en) | 2015-11-30 | 2016-10-18 | International Business Machines Corporation | Power reduction in a parallel data communications interface using clock resynchronization |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62250593A (ja) * | 1986-04-23 | 1987-10-31 | Hitachi Ltd | ダイナミツク型ram |
JPS62293598A (ja) * | 1986-06-12 | 1987-12-21 | Toshiba Corp | 半導体記憶装置 |
JP2523586B2 (ja) * | 1987-02-27 | 1996-08-14 | 株式会社日立製作所 | 半導体記憶装置 |
JP2629697B2 (ja) * | 1987-03-27 | 1997-07-09 | 日本電気株式会社 | 半導体記憶装置 |
KR0127680B1 (ko) * | 1987-08-07 | 1998-04-03 | 미다 가쓰시게 | 반도체 기억장치 |
-
1991
- 1991-04-23 JP JP3091982A patent/JPH04322000A/ja active Pending
-
1992
- 1992-04-17 KR KR1019920006472A patent/KR920020523A/ko not_active Application Discontinuation
- 1992-04-23 US US07/872,958 patent/US5359561A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH04322000A (ja) | 1992-11-11 |
US5359561A (en) | 1994-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920020523A (ko) | 반도체 기억장치 | |
KR930024021A (ko) | 반도체 메모리 장치의 컬럼 리던던시 | |
KR900015323A (ko) | 반도체 기억장치 | |
KR910013283A (ko) | 리던던시 구조를 가지는 스태이틱 램 | |
KR850003610A (ko) | 반도체 메모리 장치 | |
KR890008822A (ko) | 반도체메모리 | |
KR920013470A (ko) | 반도체 메모리 장치의 리던던트 장치 및 방법 | |
KR880014577A (ko) | 리던던트 저장공간을 갖고 있는 메모리 | |
KR970003271A (ko) | 반도체 메모리의 불량셀 구제회로 | |
EP0274378A3 (en) | Semiconductor memory device | |
KR910020724A (ko) | 반도체 기억장치 | |
KR890015270A (ko) | 반도체메모리장치 | |
KR970029768A (ko) | 블럭 기록 기능이 있는 반도체 메모리 장치 | |
KR850004856A (ko) | 프로그래머블 반도체 메모리장치 | |
KR930003164A (ko) | 반도체메모리 리던던시 장치 | |
KR920017127A (ko) | 스태이틱형 ram | |
KR910017423A (ko) | 반도체 메모리 장치 | |
KR950019006A (ko) | 옵션 처리를 이용한 리페어 효율 증가 회로 | |
JPS56100A (en) | Semiconductor memory device | |
KR840007196A (ko) | 메모리 | |
JPH0393097A (ja) | 半導体記憶装置 | |
KR920022148A (ko) | 리던던시 기능을 가지는 반도체 메모리 장치 | |
JPS5642863A (en) | Fault information setting circuit | |
KR950020754A (ko) | 컬럼 리던던시 회로 | |
KR940017177A (ko) | 신호 처리 이중화 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |