KR950019006A - 옵션 처리를 이용한 리페어 효율 증가 회로 - Google Patents

옵션 처리를 이용한 리페어 효율 증가 회로 Download PDF

Info

Publication number
KR950019006A
KR950019006A KR1019930030851A KR930030851A KR950019006A KR 950019006 A KR950019006 A KR 950019006A KR 1019930030851 A KR1019930030851 A KR 1019930030851A KR 930030851 A KR930030851 A KR 930030851A KR 950019006 A KR950019006 A KR 950019006A
Authority
KR
South Korea
Prior art keywords
address signal
option
repair efficiency
refresh option
pass transistor
Prior art date
Application number
KR1019930030851A
Other languages
English (en)
Other versions
KR960012790B1 (ko
Inventor
남종기
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019930030851A priority Critical patent/KR960012790B1/ko
Priority to US08/365,029 priority patent/US5511028A/en
Priority to JP6328231A priority patent/JP2862806B2/ja
Priority to DE4447150A priority patent/DE4447150A1/de
Publication of KR950019006A publication Critical patent/KR950019006A/ko
Application granted granted Critical
Publication of KR960012790B1 publication Critical patent/KR960012790B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 기억 소자에서 글러벌(Golbal) Y-디코더(Decoder)를 사용하는 노멀 컬럼 디코더(Normal Column Decoder)를 디스에이블(Disable)하고 리던던트 컬럼 디코더(Redundant Column Decoder)를 인에이블 하는 옵션처리를 이용한 리페어 효율증가 회로에 있어서, 리프레쉬 옵션에 관계없이 항상 입력되는 블럭 로우 어드레스(block row address) 신호에 제어되는 패스(Psaa) 트랜지스터 및 퓨즈(fuse)와; 리프레쉬 옵션에 따라 입력되는 블럭 로우 어드레스(block row address) 신호에 제어되는 패스(Psaa) 트랜지스터 및 퓨즈(fuse)와; 리프레쉬 옵션에 관계없이 항상 입력되는 컬럼 어드레스(column address) 신호에 제어되는 패스(Psaa) 트랜지스터 및 퓨즈(fuse)와; 리프레쉬 옵션에 따라 입력되는 컬럼 어드레스(column address) 신호에 제어되는 패스(Psaa) 트랜지스터 및 퓨즈(fuse)를 포함하여 이루어지는 것을 특징으로 한다.

Description

옵션 처리를 이용한 리페어 효율 증가 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 리던던트 인에이블 회로의 개략도.

Claims (3)

  1. 반도체 기억 소자에서 글로벌(Global) Y-디코더(Decoder)를 사용하는 노멀 컬럼 디코더(Normal Column Decoder)를 디스에이블(Disable)하고 리던던트 컬럼 디코더(Redundant Column Decoder)를 인에이블 하는 옵션처리를 이용한 리페어 효율 증가 회로에 있어서, 리프레쉬 옵션에 관계없이 항상 입력되는 블럭 로우 어드레스(block row address)신호에 제어되는 패스(Psaa) 트랜지스터 및 퓨즈(fuse)와; 리프레쉬 옵션에 따라 입력되는 블럭 로우 어드레스(block row address)신호에 제어되는 패스(Psaa) 트랜지스터 및 퓨즈(fuse)와; 리프레쉬 옵션에 관계없이 항상 입력되는 컬럼 어드레스(column address)신호에 제어되는 패스(Psaa)트랜지스터 및 퓨즈(fuse)와; 리프레쉬 옵션에 따라 입력되는 컬럼 어드레스(column address)신호에 제어되는 패스(Psaa) 트랜지스터 및 퓨즈(fuse)를 포함하여 이루어지는 것을 특징으로 하는 옵션처리를 이용한 리페어 효율 증가 회로.
  2. 제1항에 있어서, 리프레쉬 옵션에 따라서 필요시 블럭을 선택하는 로우 어드레스 신호가 인가되고, 필요 없을 경우 Vss가 인가되는 트랜지스터로 이루어지는 것을 특징으로 하는 옵션처리를 이용한 리페어 효율 증가 회로.
  3. 제1항에 있어서, 리프레쉬 옵션에 따라서 필요시 컬럼 어드레스 신호가 인가되고, 필요없을 경우 Vss가 인가되는 트랜지스터로 이루어 지는 것을 특징으로 하는 옵션처리를 이용한 리페어 효율 증가 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930030851A 1993-12-29 1993-12-29 옵션 처리를 이용한 리페어 효율 증가 회로 KR960012790B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019930030851A KR960012790B1 (ko) 1993-12-29 1993-12-29 옵션 처리를 이용한 리페어 효율 증가 회로
US08/365,029 US5511028A (en) 1993-12-29 1994-12-28 Redundancy enable circuit capable of achieving increase in repair efficiency
JP6328231A JP2862806B2 (ja) 1993-12-29 1994-12-28 半導体メモリデバイスのリダンダンシイネーブル回路
DE4447150A DE4447150A1 (de) 1993-12-29 1994-12-29 Redundanzschaltung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930030851A KR960012790B1 (ko) 1993-12-29 1993-12-29 옵션 처리를 이용한 리페어 효율 증가 회로

Publications (2)

Publication Number Publication Date
KR950019006A true KR950019006A (ko) 1995-07-22
KR960012790B1 KR960012790B1 (ko) 1996-09-24

Family

ID=19373817

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930030851A KR960012790B1 (ko) 1993-12-29 1993-12-29 옵션 처리를 이용한 리페어 효율 증가 회로

Country Status (4)

Country Link
US (1) US5511028A (ko)
JP (1) JP2862806B2 (ko)
KR (1) KR960012790B1 (ko)
DE (1) DE4447150A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5724295A (en) * 1995-06-07 1998-03-03 International Business Machines Corporation Partitioned dynamic memory allowing substitution of a redundant circuit in any partition and using partial address disablement and disablement override
US6005813A (en) 1997-11-12 1999-12-21 Micron Technology, Inc. Device and method for repairing a semiconductor memory
US6879530B2 (en) 2002-07-18 2005-04-12 Micron Technology, Inc. Apparatus for dynamically repairing a semiconductor memory
US7215586B2 (en) * 2005-06-29 2007-05-08 Micron Technology, Inc. Apparatus and method for repairing a semiconductor memory
KR100892639B1 (ko) 2007-05-10 2009-04-09 주식회사 하이닉스반도체 리던던시 회로
KR100920838B1 (ko) * 2007-12-27 2009-10-08 주식회사 하이닉스반도체 리던던시 회로

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04322000A (ja) * 1991-04-23 1992-11-11 Hitachi Ltd 半導体記憶装置
JP2968134B2 (ja) * 1991-11-27 1999-10-25 三菱電機株式会社 半導体記憶装置

Also Published As

Publication number Publication date
JP2862806B2 (ja) 1999-03-03
US5511028A (en) 1996-04-23
JPH07211097A (ja) 1995-08-11
DE4447150A1 (de) 1995-08-10
KR960012790B1 (ko) 1996-09-24

Similar Documents

Publication Publication Date Title
KR970062910A (ko) "2모드" 리프레쉬 회로 및 이를 이용하여 대기 전류를 감소시키고 동적 메모리 제품의 수율을 향상시키는 방법
KR860004409A (ko) 반도체 기억장치
KR960002796A (ko) 반도체 소자의 컬럼 리던던시 장치
KR900012161A (ko) 집적된 매트릭스 메모리와 집적회로
KR960042734A (ko) 계급적 컬럼선택라인구조를 가지는 반도체 메모리장치
KR950019006A (ko) 옵션 처리를 이용한 리페어 효율 증가 회로
KR850004856A (ko) 프로그래머블 반도체 메모리장치
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR950009739A (ko) 반도체 메모리 소자의 로오 리던던시 회로
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
KR930011000A (ko) 이이피롬 장치
KR950034262A (ko) 저 전력 소비 반도체 메모리 장치
KR980005055A (ko) 반도체 메모리 소자의 로우컬 리페어 컬럼라인 선택 장치
KR920018761A (ko) 반도체 기억장치
KR960042764A (ko) 반도체 기억장치의 컬럼 리던던시 장치
KR950020722A (ko) 반도체 메모리 소자의 스페어 워드선 선택방식
KR970017600A (ko) 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치
KR970051416A (ko) 반도체 메모리의 칼럼 리던던시 회로
KR970051440A (ko) 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치
KR970060249A (ko) 용장성 판정 회로를 갖는 싱글-칩 메모리 시스템
KR970048549A (ko) 반도체 메모리장치의 웨이퍼 번-인(Burn-in) 테스트 방법
KR950021585A (ko) 반도체 소자의 워드라인 선택장치
KR970051243A (ko) 반도체 메모리 장치의 로우디코더(row decoder)
KR950020750A (ko) 반도체 소자의 리던던시 회로
KR940016226A (ko) 어드레스 핀을 이용한 상태 제어장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 17

EXPY Expiration of term