KR970003280A - 반도체 메모리 장치의 리던던시 회로 - Google Patents

반도체 메모리 장치의 리던던시 회로 Download PDF

Info

Publication number
KR970003280A
KR970003280A KR1019960026555A KR19960026555A KR970003280A KR 970003280 A KR970003280 A KR 970003280A KR 1019960026555 A KR1019960026555 A KR 1019960026555A KR 19960026555 A KR19960026555 A KR 19960026555A KR 970003280 A KR970003280 A KR 970003280A
Authority
KR
South Korea
Prior art keywords
repair
word lines
output
path
normal
Prior art date
Application number
KR1019960026555A
Other languages
English (en)
Other versions
KR100196515B1 (ko
Inventor
류덕현
김택무
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019960026555A priority Critical patent/KR100196515B1/ko
Publication of KR970003280A publication Critical patent/KR970003280A/ko
Application granted granted Critical
Publication of KR100196515B1 publication Critical patent/KR100196515B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 다수의 노말 워드라인, 어드레스 디코딩 신호에 의해 상기 다수개의 노말 워드라인중 어느한 노말 워드라인을선책하기 위한 다수의 노말 디코더 경로를 포함하는 반도체 메모리 장치에 있어서, 페일된 셀이 연결된 상기 노말 워드라인을 리페어하기 위한 다수의 리페어 워드라인; 상기 리페어 워드라인들중 임의의 리페어 워드라인을 선택하기 위한 다수의 리페어 경로; 및 상기 노말 디코더 경로와 상기 리페어 경로에서 동일한 어드레스에 해당하는 각각의 경로가 동시에인에이블 되면 적어도 두개 이상의 상기 리페어 워드라인을 인에이블시키는 적어도 하나 이상의 비교수단을 포함하여, 페일된 셀의 노말 워드라인과 적어도 두개 이상의 리페어 워드라인이 동시에 인에이블시키는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로에 관한 것으로, 노말 디코더 경로를 차단하지 않은 상태로 리페어를 실시하여 그에 따른 지연시간의 감소와 리페어 오류가 발생되는 문제점을 해결한다.

Description

반도체 메모리 장치의 리던던시 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일실시예에 따른 리던던시 회로도, 제3도는 본 발명의 리던던시 회로의 구성도 블럭도.

Claims (8)

  1. 다수의 노말 워드라인, 어드레스 디코딩 신호에 의해 상기 다수개의 노말 워드라인중 어느한 노말 워드라인을 선택하기 위한 다수의 노말 디코더 경로를 포함하는 반도체 메모리 장치에 있어서, 페일된 셀이 연결된 상기 노말워드라인을 리페어하기 위한 다수의 리페어 워드라인; 상기 리페어 워드라인들중 임의의 리페어 워드라인을 선택하기 위한 다수의 리페어 경로; 및 상기 노말 디코더 경로와 상기 리페어 경로에서 동일한 어드레스에 해당하는 각각의 경로가동시에 인에이블 되면 적어도 두개 이상의 상기 리페어 워드라인을 인에이블시키는 적어도 하나 이상의 비교수단을 포함하여, 페일된 셀의 노말 워드라인과 적어도 두개 이상의 리페어 워드라인이 동시에 인에이블시키는 것을 특징으로 하는반도체 메모리 장치의 리던던시 회로.
  2. 제1항에 있어, 상기 비교수단은 임의의 어느 한 노말 디코더 경로의 신호를 게이트의 입력으로 하고 공급전압과 출력단(rep) 사이에 채널이 형성된 제1 모스트랜지스터와, 상기 노말 디코더 경로와 동일한 어드레스를 갖는 리페어경로와 상기 출력단(rep)과의 사이에 채널을 가지며 게이트로 상기 노말 디코더 경로의 신호를 입력받는 제1 모스트랜지스터로 이루어지는 다수의 단위 비교수단; 및 상기 단위 비교수단의 출력을 반전시켜 상기 리페어 워드라인에 인가하는반전수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  3. 제1항에 있어서, 퓨즈 커팅에 의해 리던던시 어드레스를 발생시키는 리던던시 어드레스 발생수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  4. 제3항에 있어서, 상기 리던던시 어드레스 발생수단으로부터 출력되는 리던던시 어드레스에 따라 임의의 한리페어 경로 라인을 인에이블 시키기 위한 리페어 경로 선택 디코딩 수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  5. 제4항에 있어서, 상기 비교수단들의 출력들을 디코딩하여 적어도 두 개 이상의 상기 리페어 워드라인을 선택하는 리페어 워드라인 선택 디코딩 수단을 더 포함하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  6. 제3항에 있어서, 상기 리던던시 어드레스 발생수단은 공급전압에 일단이 연결된 퓨즈, 상기 퓨즈의 타단에게이트가 연결되고 접지에 드레인고 소오스가 연결된 제1엔모트랜지스터, 상기 퓨즈의 타단에 드레인이 연결되고 접지에소오스가 연결된 제2엔모스트래지스터, 및 상기 퓨즈의 타단에 입력단이 연결되고 상기 제2엔모스트래지스터의 게이트에상기 리페어 디코딩 수단으로 출력되는 제1출력단이 연결된 인버터로 구성된 다수의 단위 퓨즈회로; 및 상기 다수의 퓨즈회로중 임의의 어느 한 퓨즈회로를 제외한 상기 퓨즈회로들의 제1출력단에 연결되어 상기 제1출력단에 연결되어 상기 제1출력단의 반전신호를 제2출력단을 통해 상기 리페어 디코딩 수단으로 출력하는 다수의 인버터를 구비하는 것을 특징으로하는 반도체 메모리 장치의 리던던시 회로.
  7. 제4항에 있어서, 상기 리페어 경로 선택 디코딩 수단은 상기 리던던시 어드레스 발생 수단으로부터 출력되는 신호를 낸드(NAND) 조합하여 임의의 어느한 리페어 경로를 인에이블 시키기는 다수의 낸드게이트를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
  8. 제5항에 있어서, 상기 리페어 워드라인 선택 디코딩 수단은 상기 비교수단들로부터 출력되는 신호를 낸드조합하여 출력하는 낸드게이트; 및 상기 낸드 게이트의 출력을 반전시켜 상기 키는 인버터를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960026555A 1995-06-30 1996-06-29 반도체 메모리 장치의 리던던시 회로 KR100196515B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960026555A KR100196515B1 (ko) 1995-06-30 1996-06-29 반도체 메모리 장치의 리던던시 회로

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR19950019166 1995-06-30
KR101995019166 1995-06-30
KR1019960026555A KR100196515B1 (ko) 1995-06-30 1996-06-29 반도체 메모리 장치의 리던던시 회로
KR95-19166 1996-06-30

Publications (2)

Publication Number Publication Date
KR970003280A true KR970003280A (ko) 1997-01-28
KR100196515B1 KR100196515B1 (ko) 1999-06-15

Family

ID=19419515

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960026555A KR100196515B1 (ko) 1995-06-30 1996-06-29 반도체 메모리 장치의 리던던시 회로

Country Status (3)

Country Link
US (1) US5712821A (ko)
KR (1) KR100196515B1 (ko)
GB (1) GB2302969B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558056B1 (ko) * 2004-11-03 2006-03-07 주식회사 하이닉스반도체 리던던시 퓨즈 제어 회로 및 이를 포함한 반도체 메모리소자 및 이를 이용한 리던던시 수행 방법

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000067595A (ja) 1998-06-09 2000-03-03 Mitsubishi Electric Corp 半導体記憶装置
KR100497164B1 (ko) * 2003-04-30 2005-06-23 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 동작 방법
KR101043724B1 (ko) * 2009-05-13 2011-06-24 주식회사 하이닉스반도체 반도체 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59203299A (ja) * 1983-05-06 1984-11-17 Nec Corp 冗長ビット付メモリ
JPS6337899A (ja) * 1986-07-30 1988-02-18 Mitsubishi Electric Corp 半導体記憶装置
JPH04222998A (ja) * 1990-12-25 1992-08-12 Nec Corp 半導体メモリ装置
JP3131234B2 (ja) * 1991-01-14 2001-01-31 株式会社日立製作所 半導体装置
US5550776A (en) * 1994-04-06 1996-08-27 Samsung Electronics Co., Ltd. Semiconductor memory device capable of driving word lines at high speed
JP3386547B2 (ja) * 1994-01-26 2003-03-17 株式会社東芝 リダンダンシ回路装置
JPH0877776A (ja) * 1994-09-06 1996-03-22 Mitsubishi Electric Corp 半導体記憶装置
US5517138A (en) * 1994-09-30 1996-05-14 Intel Corporation Dual row selection using multiplexed tri-level decoder

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100558056B1 (ko) * 2004-11-03 2006-03-07 주식회사 하이닉스반도체 리던던시 퓨즈 제어 회로 및 이를 포함한 반도체 메모리소자 및 이를 이용한 리던던시 수행 방법

Also Published As

Publication number Publication date
US5712821A (en) 1998-01-27
GB2302969A (en) 1997-02-05
GB2302969B (en) 1999-10-20
GB9613790D0 (en) 1996-09-04
KR100196515B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR880003329A (ko) 씨 모오스 열 어드레스 리던던씨
KR970012793A (ko) 불량 구제 판정 회로
KR970063278A (ko) 반도체 메모리
KR950010141B1 (ko) 반도체 집적회로장치
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
KR970078020A (ko) 래치 회로를 포함하는 메모리 장치
KR970022759A (ko) 메모리의 어드레스 천이 검출회로
KR970051444A (ko) 반도체 메모리 장치의 리던던시 회로
KR930014622A (ko) 컬럼 리페어의 입출력 선택회로
JP3241696B2 (ja) プリデコーダ回路
KR950019006A (ko) 옵션 처리를 이용한 리페어 효율 증가 회로
KR100219492B1 (ko) 메모리셀의 부분블락 구제수단 및 이를 이용한 부분블락 구제방법
KR100271625B1 (ko) 어드레스 천이 합성회로
JPH04346000A (ja) 半導体メモリ装置
KR100450115B1 (ko) 반도체메모리장치의컬럼리던던시회로
KR970060242A (ko) 플래쉬 메모리 장치
KR970051445A (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR100505393B1 (ko) 출력위상 선택이 가능한 칩 인에이블 버퍼
KR100197988B1 (ko) 반도체 메모리 장치의 리던던시 회로
KR100245272B1 (ko) 반도체 메모리 장치의 어드레스 천이 검출회로
KR950010310B1 (ko) 메모리소자의 스페어 디코더회로
US6529419B2 (en) Apparatus for varying data input/output path in semiconductor memory device
KR960042764A (ko) 반도체 기억장치의 컬럼 리던던시 장치
KR970067357A (ko) 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치
KR960035268A (ko) 불량 셀을 가진 디램을 리페어하는 스페어디코더회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee