KR970067357A - 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치 - Google Patents

워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치 Download PDF

Info

Publication number
KR970067357A
KR970067357A KR1019960006827A KR19960006827A KR970067357A KR 970067357 A KR970067357 A KR 970067357A KR 1019960006827 A KR1019960006827 A KR 1019960006827A KR 19960006827 A KR19960006827 A KR 19960006827A KR 970067357 A KR970067357 A KR 970067357A
Authority
KR
South Korea
Prior art keywords
word line
line enable
memory device
semiconductor memory
receiving
Prior art date
Application number
KR1019960006827A
Other languages
English (en)
Other versions
KR100190028B1 (ko
Inventor
박용진
강상석
곽병헌
정창영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960006827A priority Critical patent/KR100190028B1/ko
Publication of KR970067357A publication Critical patent/KR970067357A/ko
Application granted granted Critical
Publication of KR100190028B1 publication Critical patent/KR100190028B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge

Abstract

워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치가 포함되어 있다. 본 발명은, 외부에서 로우 어드레스 스트로브 신호를 받아 워드라인 인에이블 신호를 발생하는 워드라인 인에이블 신호 발생수단, 상기 워드 라인 인에이블 신호를 받아 워드라인을 구동하는 워드라인 드라이빙 수단, 상기 워드라인 인에이블 신호 발생 수단에 출력단이 접속되고 외부에서 패드를 통해 입력되는 워드라인 인에이블 시간 조절신호에 의해 상기 워드 라인 인에이블 신호의 인에이블 싯점까지의 시간을 조절하는 워드라인 인에이블 시간 조절수단을 구비하는 것을 특징으로 한다. 따라서 본 발명은, 웨이퍼 테스트시 외부에서 패드를 통해 상기 워드라인 인에이블 시간 조절신호를 인가하여 워드라인 인에이블 싯점까지의 시간을 인위적으로 딜레이시킴으로써, 작은 비트라인 불량을 효율적으로 스크린할 수 있는 장점이 있다.

Description

워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명에 따른 반도체 메모리장치의 워드라인 인에이블 제어회로의 블럭도, 제6도는 제5도의 워드라인 인에이블 신호 발생수단의 구체 회로도, 제7도는 제5도의 워드라인 인에이블 시간 조절수단의 구체 회로도.

Claims (5)

  1. 외부에서 로우 어드레스 스트로브 신호를 받아 워드라인 인에이블 신호를 발생하는 워드라인 인에이블 신호 발생수단; 상기 워드라인 인에이블 신호를 받아 워드라인을 구동하는 워드라인 드라이빙 수단; 상기 워드 라인 인에이블 신호 발생수단에 출력단이 접속되고, 외부에서 패드를 통해 입력되는 워드라인 인에이블 시간 조절신호에 의해 상기 워드라인 인에이블 신호의 인에이블 싯점까지의 시간을 조절하는 워드라인 인에이블 시간 조절수단을 구비하는 것을 특징으로 하는 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치.
  2. 제1항에 있어서, 상기 워드라인 인에이블 신호 발생수단이, 상기 로우 어드레스 스트로브 신호를 받아 딜레이시키는 제1딜레이단과, 상기 제1딜레이단의 출력을 받아 딜레이시키는 제2딜레이단과, 상기 제2딜레이 단의 출력 및 상기 워드라인 인에이블 시간 조절수단의 출력을 받아 노아동작을 수행하는 노아게이트와, 상기 노아게이트의 출력을 받아 딜레이시키는 제3딜레이단으로 구성되는 것을 특징으로 하는 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치.
  3. 제2항에 있어서, 상기 제1 내지 제3딜레이단은 인버터, 노아게이트, 및 낸드게이트 중 선택된 어느 하나의 짝수개로 구성되거나 이들의 조합으로 구성되는 것을 특징으로 하는 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치.
  4. 제1항에 있어서, 상기 워드라인 드라이빙 수단은, 외부에서 복수개의 어드레스가 모두 “로우” 상태로 입력될 때 상기 워드라인 인에이블 신호를 받아 워드라인을 구동시키는 것을 특징으로 하는 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치.
  5. 제1항에 있어서, 상기 워드라인 인에이블 시간 조절수단은, 외부에서 패드를 통해 입력되는 상기 워드라인 인에이블 시간 조절신호를 받아 전송시키는 전송라인과, 상기 전송라인의 소정의 위치와 접지사이에 접속되고 게이트에 공급전압이 접속된 1개 이상의 풀다운 엔모스 트랜지스터로 구성되는 것을 특징으로 하는 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960006827A 1996-03-14 1996-03-14 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치 KR100190028B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960006827A KR100190028B1 (ko) 1996-03-14 1996-03-14 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960006827A KR100190028B1 (ko) 1996-03-14 1996-03-14 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치

Publications (2)

Publication Number Publication Date
KR970067357A true KR970067357A (ko) 1997-10-13
KR100190028B1 KR100190028B1 (ko) 1999-06-01

Family

ID=19453079

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960006827A KR100190028B1 (ko) 1996-03-14 1996-03-14 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치

Country Status (1)

Country Link
KR (1) KR100190028B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813552B1 (ko) * 2006-12-22 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 워드라인 구동회로

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945803B1 (ko) 2008-06-24 2010-03-08 주식회사 하이닉스반도체 로우 메인 신호를 생성하는 반도체 집적 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100813552B1 (ko) * 2006-12-22 2008-03-17 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 워드라인 구동회로

Also Published As

Publication number Publication date
KR100190028B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR910014939A (ko) 노이즈로 인한 오동작을 방지하기 위한 반도체 장치
KR970012788A (ko) 반도체 기억장치
JP3867218B2 (ja) 半導体メモリ素子の感知増幅器インエーブル信号発生回路
KR970078020A (ko) 래치 회로를 포함하는 메모리 장치
KR970067357A (ko) 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치
KR970003259A (ko) 2 스테이지 래치회로를 이용한 페이지 모드 마스크롬 및 그 제어방법
KR970051214A (ko) 메모리의 어드레스 천이 검출회로
KR970022759A (ko) 메모리의 어드레스 천이 검출회로
KR970076882A (ko) 반도체 메모리 장치의 번인 스트레스 회로
KR920022300A (ko) 개선된 라이트 동작을 가지는 반도체 메모리 장치
KR100264076B1 (ko) 데이타 출력 드라이버 전류를 증가시킨 디램
KR970049568A (ko) 순차엑세스를 위한 메모리장치
KR980011454A (ko) 라이트 제어회로
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
KR100486200B1 (ko) 반도체장치의비트라인전압발생기
KR970060242A (ko) 플래쉬 메모리 장치
KR0179776B1 (ko) 워드라인 구동장치
KR100271625B1 (ko) 어드레스 천이 합성회로
KR960025721A (ko) 반도체 기억소자의 프리 디코더 회로
KR930010991A (ko) 저잡음을 가지는 데이타 출력 드라이버
KR900015141A (ko) 반도체 메모리 장치
KR970012729A (ko) 워드라인 구동회로
KR0119247Y1 (ko) 디코더 회로
KR970003237A (ko) 센싱 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee