KR900015141A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR900015141A KR900015141A KR1019890003126A KR890003126A KR900015141A KR 900015141 A KR900015141 A KR 900015141A KR 1019890003126 A KR1019890003126 A KR 1019890003126A KR 890003126 A KR890003126 A KR 890003126A KR 900015141 A KR900015141 A KR 900015141A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- redundant
- address
- output
- memory device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 노말 디코더의 회로도.
제4도는 본 발명에 따른 리던던트 디코더의 회로도.
제5도는 본 발명에 따른 양호한 셀 어레이를 선택할 때의 동작 타이밍도.
제6도는 본 발명에 따른 불량한 셀 어레이를 선택할때의 동작 타이밍도.
Claims (11)
- 반도체 메모리 장치에 있어서, 어드레스 버퍼에서 출력되는 다수의 어드레스(A8-A7)중 입력하는 일정수의 어드레스 신호를 디코딩한 제1프리디코더신호를 출력하고, 입력되는 øREDT신호에 의해 상기 제1프리디코더신호의 논리상태가 제어되는 제2프리디코더신호를 출력하는 다수개의 어드레스 프리디코딩수단과, 상기 어드레스 프리더코딩 수단에서 출력되는 제2프리디코더 신호를 재차 디코딩하고 외부에서인가되는 인에이블신호에 의해 노말 셀어레이를 선택하는 다수개의 어드레스 디코딩수단과, 상기 다수개의 어드레스 프리 디코딩수단에서 출력되는 제1프리디코더 신호를 선택하고 디코딩하여 논리상태를 제어하며 노말 셀 어레이의 상태를 감지하는 감지신호를 출력하는 적어도 하나이상의 리던던트 프리디코딩수단과, 상기 각각의 리던던트 프리디코딩수단에서 출력된 노말 셀 어레이의 상태를 감지신호를 입력시켜 상기 어드레스 프리디코딩 수단을 제어하는 øREDT 신호를 출력하는 제어수단과, 상기 리던던트 프리디코딩수단에서 디코딩된 신호를 재차 디코딩하고 외부에서 인가되는 인에이블 신호에 의해 리던던트 셀어레이를 선택하는 적어도 하나이상의 리던던트 디코딩수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 어드레스 프리디 코딩수단이 입력되는 어드레스신호를 반전하는 반전소쟈와, 상기 반전소자의 출력과 어드레스 신호를 논리연산하는 게이트 수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제2항에 있어서, 게이트수단이 상기 어드레스신호를 입력하여 제1프리디코더신호 발생하는 수단과, 상기 제1프리디코더신호를 지연하는 제1지연수단과, 상기 제1프리디코더신호의 논리상태를 제어하여 제2프리디코더신호를 발생하는 수단으로 구비함을 특징으로 하는 반도체 메모리 장치.
- 제3항에 있어서, 제1지연수단이 다수의 반전소자로 구성됨을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 리던던트 프리디코딩수단은 일측단 전원전압이 인가된 고저항 소자와 일측단이 접지된 퓨우즈가 직렬로 접속되어 중간노드에서 리던던트 디코더 인에이블신호를 발생하는 수단과, 상기 어드레스 프리디코딩 수단에서 출력되는 제1프리디코더신호가 리던던트 셀 어레이를 선택할 시에는 상기 신호중 하나가 선택된 신호를 전달하고, 상기 리던던트 디코딩수단 인에이블 신호단에 다수개가 병렬로 접속된 신호수단과, 상기 신호수단의 출력신호를 논리연산하는 연산수단과, 상기 연산수단의 출력신호에 의해 노말 셀 어레이 상태를 감지하는 감지수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제5항에 있어서, 고저항소자는 리던던톤 셀 어레이를 사용하지 않을 시 리던던트 셀 어레이를 선택하는 신호선을 비선택화함을 특징으로 하는 반도체 메모리 장치.
- 제5항에 있어서, 신호수단은 게이트가 상기 중간 노드에 접속하고, 소오스가 상기 제1프리디코더신호와 출력단에 접속되며, 드레인에 퓨우즈의 일측단이 직렬로 접속되어 다수개가 병렬접속되는 N모스트랜지스터와, 상기 퓨우즈들의 타측의 공통 노드에 일측단이 접속된 퓨우즈를 구비함을 특징으로 하는 반도체 메모리 장치.
- 제5항에 있어서, 감지수단이 상기 연산수단에 의해 출력된 신호를 소정시간 지연하는 제2지연수단과, 상기 연산수단의 출력과 제2지연수단의 출력을 논리곱하는 수단과, 상기 연산수단의 출력을 반전하는 반전소자를 구비함을 특징으로 하는 반도체 메모리 장치.
- 제8항에 있어서, 제2지연수단이 다수개의 반전소자로 구성되어짐을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 제어수단이 부논리곱소자와 다수개의 반전소자로 구성되어짐을 특징으로 하는 반도체 메모리 장치.
- 제4항 또는 제9항에 있어서, 제1 및 제2지연수단이 셀 어레이의 멀티셀렉션을 방지함을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890003126A KR910005586B1 (ko) | 1989-03-14 | 1989-03-14 | 반도체 메모리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890003126A KR910005586B1 (ko) | 1989-03-14 | 1989-03-14 | 반도체 메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900015141A true KR900015141A (ko) | 1990-10-26 |
| KR910005586B1 KR910005586B1 (ko) | 1991-07-31 |
Family
ID=19284512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890003126A KR910005586B1 (ko) | 1989-03-14 | 1989-03-14 | 반도체 메모리장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910005586B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359778B1 (ko) * | 2000-07-19 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 어드레스 발생 회로 |
| KR100748460B1 (ko) * | 2006-08-16 | 2007-08-13 | 주식회사 하이닉스반도체 | 반도체 메모리 및 그 제어방법 |
-
1989
- 1989-03-14 KR KR1019890003126A patent/KR910005586B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100359778B1 (ko) * | 2000-07-19 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 어드레스 발생 회로 |
| KR100748460B1 (ko) * | 2006-08-16 | 2007-08-13 | 주식회사 하이닉스반도체 | 반도체 메모리 및 그 제어방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR910005586B1 (ko) | 1991-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR870008439A (ko) | 반도체장치의 시간지연회로 | |
| KR920006976A (ko) | 반도체 메모리 장치 | |
| KR930017022A (ko) | 전압, 온도 및 처리 변화에 대해 보상하는 메모리 | |
| KR940026948A (ko) | 결함구제회로 | |
| KR970017690A (ko) | 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치 | |
| KR19980056179A (ko) | 반도체 메모리소자의 감지증폭기 인에이블신호 발생회로 | |
| KR900015141A (ko) | 반도체 메모리 장치 | |
| KR960039001A (ko) | 반도체 메모리 장치 | |
| KR930022384A (ko) | 반도체 기억 장치 | |
| KR100253354B1 (ko) | 반도체 메모리의 동작 검사장치 | |
| KR950029936A (ko) | 테스트가능 메모리 어레이 | |
| KR970049568A (ko) | 순차엑세스를 위한 메모리장치 | |
| KR930003164A (ko) | 반도체메모리 리던던시 장치 | |
| KR980011454A (ko) | 라이트 제어회로 | |
| KR100197560B1 (ko) | 반도체 메모리 장치의 펄스발생 회로 | |
| KR970003280A (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| KR920018761A (ko) | 반도체 기억장치 | |
| KR100199096B1 (ko) | 메모리의 어드레스 천이 검출회로 | |
| KR960042764A (ko) | 반도체 기억장치의 컬럼 리던던시 장치 | |
| KR970051445A (ko) | 안정된 리페어 기능을 갖는 반도체 메모리 소자 | |
| KR20010045945A (ko) | 반도체 메모리의 어드레스 천이 검출 회로 | |
| KR100271625B1 (ko) | 어드레스 천이 합성회로 | |
| KR970012709A (ko) | 블록 기록 시스템을 이용하는 반도체 메모리 | |
| KR100333684B1 (ko) | 타이밍마진을확보할수있는신호발생장치 | |
| KR100244469B1 (ko) | 반도체 메모리 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010607 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |