KR970003237A - 센싱 제어회로 - Google Patents
센싱 제어회로 Download PDFInfo
- Publication number
- KR970003237A KR970003237A KR1019950019639A KR19950019639A KR970003237A KR 970003237 A KR970003237 A KR 970003237A KR 1019950019639 A KR1019950019639 A KR 1019950019639A KR 19950019639 A KR19950019639 A KR 19950019639A KR 970003237 A KR970003237 A KR 970003237A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- output
- gate
- sensing
- cell
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dram (AREA)
Abstract
본 발명은 반도체 메모리에서 셀의 데이타를 감지 증폭하는 비트라인 감지 증폭기에 관한 것으로, 특히 비트라인 감지 증폭기의 동작을 제어하기 위한 센싱 제어회로에 관한 것이다.
본 발명의 센싱 제어회로는 비트라인상의 셀의 데이타를 감지 증폭하는 비트라인 감지 증폭기를 구비하는 반도체 메모리에 있어서, 한개의 더미 워드선으로부터 감지된 전송 속도가 서로 다른 감지 증폭기의 동작 제어용 신호를 각각 입력받아 소정 시간동안 지연하고 출력하기 위한 다수의 셀 딜레이와, 상기 다수의 셀 딜레이와, 상기 다수의 셀 딜레이의 출력단들에 접속되고 상기 셀 딜레이의 출력신호들중에 원하는 전송 속도를 가진 신호를 선택하여 출력하기 위한 비교기로 구성된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 센싱 제어 회로도.
Claims (5)
- 비트라인상의 셀의 데이타를 감지 증폭하는 비트라인 감지 증폭기를 구비하는 반도체 메모리에 있어서, 다수의 더미 워드선으로부터 감지된 전송 속도가 서로 다른 감지 증폭기의 동작 제어용 신호를 각각 입력받아 소정 시간동안 지연하고 출력하기 위한 한개의 셀 딜레이와, 상기 한개의 셀 딜레이의 출력단들에 접속되고 상기 셀딜레이의 출력신호들 중에 원하는 전송 속도를 가진 신호를 선택하여 출력하기 위한 비교기로 구성되는 것을 특징으로 하는 센싱 제어회로.
- 제1항에 있어서, 상기 비교기는 상이한 전송속도로 입력되는 2개 이상의 신호중에서 가장 늦게 전달되는 신호가 인가되는 타이밍에 하이레벨로 출력하고, 상기 하이레벨로 유지된 2개 이상의 신호중에 가장 늦게 로우레벨로 전이되는 시점에 로우레벨로 출력하는 신호 선택부와, 상기 신호 선택부의 출력신호에 대한 전송 속도차 및 신간차를 완충하는 완충부로 구성되는 것을 특징으로 하는 센싱 제어회로.
- 제2항에 있어서, 상기 신호 선택부는 전송 속도가 다른 2개의 감지 증폭기의 동작 제어용 신호를 입력받아 조합하기 위한 낸드 게이트와, 전송 속도가 다른 2개의 감지 증폭기의 동작 제어용 신호를 입력받아 조합하기위한 노어 게이트와, 게이트단이 상기 낸드 게이트의 출력단에 접속되고 드레인단이 전원전압공급부에 접속되어 상기 낸드게이트의 출력에 따라 동작이 제어되는 제1모스 트랜지스터와, 게이트가 상기 노어 게이트의 출력단에 접속되고 소스단이 접지 전압부에 접속되며 드레인 단이 상기 제1모스 트랜지스터의 소스단에 접속되어있는 제2모스트랜지스터를 포함하는 것을 특징으로 하는 센싱 제어회로.
- 제2항에 있어서, 상기 완충부는 직렬로 접속되어 있는 한 쌍의 인버터로 구성되는 것을 특징으로 하는 센싱 제어회로.
- 제2항에 있어서, 게이트단이 제2전원 전압부에 접속되고 드레인단이 상기 접지 전압 공급부에 접속되어 상기 신호선택부의 출력을 접지전위로 유지시키기 위한 제3모스 트랜지스터를 더 포함하는 것을 특징으로 하는 센싱 제어회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019639A KR0172248B1 (ko) | 1995-06-30 | 1995-06-30 | 센싱 제어회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950019639A KR0172248B1 (ko) | 1995-06-30 | 1995-06-30 | 센싱 제어회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970003237A true KR970003237A (ko) | 1997-01-28 |
| KR0172248B1 KR0172248B1 (ko) | 1999-03-30 |
Family
ID=19419835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950019639A KR0172248B1 (ko) | 1995-06-30 | 1995-06-30 | 센싱 제어회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172248B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569551B1 (ko) * | 1998-12-24 | 2006-07-19 | 주식회사 하이닉스반도체 | 데이타 전달장치 |
-
1995
- 1995-06-30 KR KR1019950019639A patent/KR0172248B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100569551B1 (ko) * | 1998-12-24 | 2006-07-19 | 주식회사 하이닉스반도체 | 데이타 전달장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172248B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6326810B1 (en) | Adjustable output driver circuit | |
| US6366149B1 (en) | Delay circuit having variable slope control and threshold detect | |
| KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
| US5949721A (en) | Data output related circuit which is suitable for semiconductor memory device for high -speed operation | |
| US5502681A (en) | Column start signal generation circuit for memory device | |
| KR930003146A (ko) | 어드레스 천이 검출회로 (atd)를 내장한 반도체 메모리장치 | |
| KR100358121B1 (ko) | 반도체장치의 신호 입력회로 | |
| JP3867218B2 (ja) | 半導体メモリ素子の感知増幅器インエーブル信号発生回路 | |
| KR890007430A (ko) | 반도체 장치의 출력회로 | |
| KR970063248A (ko) | 반도체메모리, 디바이스, 신호의 증폭방법, 패스 트랜지스터를 제어하기 위한 방법 및 장치 | |
| KR100313603B1 (ko) | 반도체 메모리의 센스앰프 제어회로 | |
| KR970003237A (ko) | 센싱 제어회로 | |
| KR920022300A (ko) | 개선된 라이트 동작을 가지는 반도체 메모리 장치 | |
| KR20020032081A (ko) | 글로벌 입·출력라인 선택장치 | |
| US5822260A (en) | Semiconductor memory device | |
| KR850004690A (ko) | 펄스 발신 회로 | |
| KR970013313A (ko) | 데이터 전송 장치 및 다이나믹 반도체 메모리 디바이스 | |
| KR100539233B1 (ko) | 가변적인 모스 커패시턴스를 이용한 클럭 지연 회로 | |
| KR100388225B1 (ko) | 센서앰프 출력 조정회로 | |
| KR970028579A (ko) | 메모리셀 스트레스 인가 장치 | |
| KR910003790B1 (ko) | 출력 버퍼 회로 | |
| KR20050062750A (ko) | 멀티모드 데이터 버퍼 및 그 제어 방법 | |
| KR950027841A (ko) | 비트선 감지 증폭기 구동회로 | |
| KR930010992A (ko) | 반도체 메모리 장치 | |
| KR970067357A (ko) | 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090922 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |