KR960035268A - 불량 셀을 가진 디램을 리페어하는 스페어디코더회로 - Google Patents
불량 셀을 가진 디램을 리페어하는 스페어디코더회로 Download PDFInfo
- Publication number
- KR960035268A KR960035268A KR1019950004683A KR19950004683A KR960035268A KR 960035268 A KR960035268 A KR 960035268A KR 1019950004683 A KR1019950004683 A KR 1019950004683A KR 19950004683 A KR19950004683 A KR 19950004683A KR 960035268 A KR960035268 A KR 960035268A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- signal
- signal line
- redundancy
- address
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
리던던시 셀을 갖는 메모리 디바이스의 리던던시신호를 발생하는 스페어디코더회로로서, 리던던시신호를 출력하는 제1신호선과, 상기 제1신호선에 소정의 전위를 공급하는 제1인에이블수단과, 상기 제1신호선에 연결된 다수의 제1휴즈와, 상기 제1휴즈와 접지사이에 그 소오스와 드레인이 연결되고 입력되는 어드레스 라인에 게이트가 각각 연결된 NMOS 트랜지스터로 구성되는 제1프로그래밍부와, 리던던시신호를 출력하는 제2신호선과, 상기 제2신호선에 소정의 전위를 공급하는 제2인에이블수단과, 상기 제2신호선에 연결된 다수의 제2휴즈와, 상기 제2휴즈와 접지사이에 그 소오스와 드레인이 연결되고 입력되는 어드레스 라인에 게이트가 각각 연결된 PMOS 트랜지스터로 구성되는 제2프로그래밍부를 포함하여 이루어지는 스페어디코더회로.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 스페어디코더 회로도, 제3도는 본 발명의 인에이블수단의 회로도.
Claims (3)
- 리던던시 셀을 갖는 메모리 디바이스에서 불량 셀을 리페어하기 위하여 입력되는 어드레스가 불량인 셀을 억세스하는 것이면 불량인 셀 대신 리던던시 셀을 억세스하도록 하는 리던던시신호를 발생하는 스페어디코더회로로서, 리던던시신호를 출력하는 제1신호선과, 상기 제1신호선에 소정의 전위를 공급하는 제1인에이블수단과, 상기 제1신호선에 연결된 다수의 제1휴즈와, 상기 제1휴즈와 접지사이에 그 소오스와 드레인이 연결되고 입력되는 어드레스 라인에 게이트가 각각 연결된 NMOS 트랜지스터로 구성되는 제1프로그래밍부와, 리던던시신호를 출력하는 제2신호선과, 상기 제2신호선에 소정의 전위를 공급하는 제2인에이블수단과, 상기 제2신호선에 연결된 다수의 제2휴즈와, 상기 제2휴즈와 접지사이에 그 소오스와 드레인이 연결되고 입력되는 어드레스 라인에 게이트가 각각 연결된 PMOS 트랜지스터로 구성되는 제2프로그래밍부를 포함하여 이루어지는 스페어디코더회로.
- 제1항에 있어서, 상기 제1인에이블수단과, 일측이 Vcc에 연결된 하나의 휴즈와, 게이트가 인에이블신호에 접속되고 상기 휴즈의 타측에 드레인이 연결된 제1NMOS트랜지스터와, 게이트가 Vcc에 연결되고, 상기 제1NMOS트랜지스터의 소오스와 기준 전위사이에 드레인 및 소오스가 연결된 제2NMOS 트랜지스터와, 상기 휴즈의 타측에 연결된 제1인버터와, 상기 제1인버터의 출력에 게이트가 연결되고 상기 휴즈의 타측과 기준전위 사이에 드레인 및 소오스가 연결된 제3NMOS 트랜지스터와, 상기 제1인버터의 출력에 연결된 제2인버터와, 상기 제2인버터(36)의 출력에 하나의 입력이 연결된 노아게이트(37)와, 인에이블신호선에 연결되고 출력을 노아케이트(37)의 다른 한 입력에 연결하는 제3인버터로 구성되어서, 상기 휴즈가 절단되어 있지 않을때는 Vcc에 의하여 인에이블신호 X/Y의 상태에 관계없이 상기 노아게이트의 출력이 항상 로우가 되고, 상기 휴즈가 절단되어 있을때는 인에이블신호X/Y의 상태에 관계없이 상기 노아게이트의 출력이 항상 로우가 되고, 상기 휴즈가 절단되어 있을 때는 인에이블신호 X/Y의 상태에 따라 상기 노아게이트 출력이 변화하도록 구성된 것이 특징인 스페어디코더회로.
- 리던던시 셀을 갖는 메모리 디바이스에서 불량 셀을 리페어하기 위하여 입력되는 어드레스가 불량인 셀을 억세스하는 것이면 불량인 셀 대신 리던던시 셀을 억세스하도록 하는 리던던시신호를 발생하기 위하여, 리던던시신호를 출력하는 제1신호선과, 상기 제1신호선에 소정의 전위를 공급하는 제1인에이블수단과, 상기 제1신호선에 연결된 다수의 제1휴즈와, 상기 제1휴즈와 접지사이에 그 소오스와 드레인이 연결되고 입력되는 어드레스 라인에 게이트가 각각 연결된 NMOS 트랜지스터로 구성되는 제1프로그래밍부와, 리던던시신호를 출력하는 제2신호선과, 상기 제2신호선에 소정의 전위를 공급하는 제2인에이블수단과, 상기 제2신호선에 연결된 다수의 제2휴즈와, 상기 제2휴즈와 접지사이에 그 소오스와 드레인이 연결되고 입력되는 어드레스 라인에 게이트가 각각 연결된 PMOS 트랜지스터로 구성되는 제2프로그래밍부를 포함하여 이루어지는 스페어디코더회로를 이용하여 불량인 셀을 리페어하는 코딩방법에 있어서, 코딩할 어드레스가 하이비트가 많은 경우에는 PMOS 블록(22)의 제2인에이블수단(25′)의 휴즈 1개와 PMOS블록(22)의 로우비트에 해당하는 휴즈를 절단하고, 코딩할 어드레스의 하이비트의 수가 적은 경우에는 NMOS블록(21)에서의 제1인에이블수단(25)의 휴즈 1개의 NMOS블록(21)의 하이비트에 해당하는 휴즈만 절단하여서 FAIL 어드레스를 프로그래밍하는 것이 특징인 불량인 셀을 리페어하는 코딩방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004683A KR0144059B1 (ko) | 1995-03-08 | 1995-03-08 | 불량 셀을 가진 디램을 리페어하는 스페어디코더회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950004683A KR0144059B1 (ko) | 1995-03-08 | 1995-03-08 | 불량 셀을 가진 디램을 리페어하는 스페어디코더회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960035268A true KR960035268A (ko) | 1996-10-24 |
| KR0144059B1 KR0144059B1 (ko) | 1998-08-17 |
Family
ID=19409388
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950004683A KR0144059B1 (ko) | 1995-03-08 | 1995-03-08 | 불량 셀을 가진 디램을 리페어하는 스페어디코더회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0144059B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100923845B1 (ko) * | 2007-11-12 | 2009-10-27 | 주식회사 하이닉스반도체 | 반도체 소자의 리던던시 어드레스 퓨즈 회로 |
| KR102526703B1 (ko) | 2022-04-27 | 2023-04-27 | 김석준 | 베일러용 베어링커버 |
-
1995
- 1995-03-08 KR KR1019950004683A patent/KR0144059B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0144059B1 (ko) | 1998-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0130030B1 (ko) | 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법 | |
| EP0591870B1 (en) | Improved fuse-programmable control circuit | |
| KR950015398A (ko) | 더블로우디코오더를 가지는 반도체 메모리 장치에서의 로우리던던시회로 및 방법 | |
| KR970012793A (ko) | 불량 구제 판정 회로 | |
| JP2778234B2 (ja) | 冗長デコーダ回路 | |
| KR970012781A (ko) | 컬럼 리던던시 회로를 가지는 반도체 메모리 장치 | |
| KR100363085B1 (ko) | 리던던시 효율을 향상시키는 로우 리던던시 스킴을 갖는반도체장치 | |
| JP3978591B2 (ja) | 半導体メモリ装置のカラムリペア回路及びカラムリペア方法 | |
| KR960035268A (ko) | 불량 셀을 가진 디램을 리페어하는 스페어디코더회로 | |
| GB2244827A (en) | Dynamic memory row/column redundancy scheme | |
| US6288964B1 (en) | Method to electrically program antifuses | |
| KR940008213B1 (ko) | 컬럼 리페어의 입출력 선택회로 | |
| KR100196515B1 (ko) | 반도체 메모리 장치의 리던던시 회로 | |
| KR20040017690A (ko) | 불량 셀 구제 기능을 갖는 롬 메모리 장치 및 불량 셀구제 방법 | |
| KR0177406B1 (ko) | 스페어 디코더 회로 | |
| KR960015902A (ko) | 반도체 기억소자를 리페어하기 위한 장치 | |
| KR101385751B1 (ko) | 신호라인의 오픈 시에도 설정 전압레벨을 유지하는 반도체 장치 및 신호 라인의 플로팅 방지 방법 | |
| KR980005039A (ko) | 리던던시 회로 | |
| KR930003163A (ko) | 리던던시 회로를 구비하는 반도체 메모리 장치 | |
| KR100312942B1 (ko) | 반도체메모리 | |
| KR0172385B1 (ko) | 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법 | |
| KR19990015310A (ko) | 서로 다른 메모리블락들에 공유되는 퓨즈박스를 갖는 반도체 메모리장치 | |
| KR100616491B1 (ko) | 반도체메모리소자의 컬럼리던던시회로 | |
| KR100311176B1 (ko) | 반도체메모리 | |
| KR100532394B1 (ko) | 반도체 메모리를 위한 결함 복구 제어장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120323 Year of fee payment: 15 |
|
| LAPS | Lapse due to unpaid annual fee |