KR940008213B1

KR940008213B1 - 컬럼 리페어의 입출력 선택회로

Info

Publication number: KR940008213B1
Application number: KR1019910025756A
Authority: KR
Inventors: 김승민
Original assignee: 현대전자산업 주식회사; 정몽헌
Priority date: 1991-12-31
Filing date: 1991-12-31
Publication date: 1994-09-08
Also published as: US5524115A; KR930014622A; JPH0676560A; TW207576B; JP2631609B2

Abstract

내용 없음.

Description

컬럼 리페어의 입출력 선택회로

제1도는 종래 컬럼 리페어의 입출력 선택회로도.

제2도는 본 발명의 컬럼 리페어의 입출력 선택회로도.

제3도는 제2도에 도시된 입출력 선택퓨즈의 상세회로도.

제4도는 본 발명에 따른 입출력 선택퓨즈의 논리표.

* 도면의 주요부분에 대한 부호의 설명

11 내지 13 : 제1 내지 제3입출력 선택퓨즈

21 내지 28 : 제1 내지 제8입출력 디코더부

31 내지 38 : 제1 내지 제8스페어 트랜스퍼부

NAND : 낸드게이트 NOR : 노아게이트

11 내지 13 : 인버터

본 발명은 컬럼 리페어(Column Repair)의 입출력 선택회로에 관한 것으로, 특히 기억소자에서 하나의 스페어 컬럼(Spare Column)으로 n개의 입출력중 선택되는 입출력에 따라서 0~3개의 퓨즈만 커팅할 수 있도록 한 컬럼 리페어의 입출력 선택회로에 관한 것이다.

일반적으로 한 어드레스에 의해 여러개의 입출력을 동작시키는 바이트 와이드(byte wide) 기억소자에서는 한개의 스페어 컬럼으로 여러개의 입출력중 페일된 입출력을 선택해야 하는 문제가 발생된다. 만약, 입출력 선택회로를 사용하지 않는다면 입출력 갯수만큼 스페어 컬럼이 필요하므로 레이아웃(Layout)면적이 증가하게 된다.

따라서, 종래 컬럼 리페어의 입출력 선택회로는 제1도에 도시된 바와 같이, n개의 입출력선택부(1~n)로 구성되어 있다. 그리고 상기 입출력선택부(1~n)들은 진위 및 보수의 스페어비트라인(SB1~n,)의 입력데이타를 드레인쪽으로 각각 입력하고 상기 입력데이타를 소오스에 접속된 진위 및 보수의 데이타 버스(DB1~n,)쪽으로 각각 출력하는 n쌍의 엔모스 트랜지스터(NM11~n1, NM21~n2)와, 상기 각쌍의 엔모스 트랜지스터(NM11~n1, NM21~n2)의 게이트와 접지전원의 사이에 접속된 1개의 저항(R1~Rn)과, 상기 한쌍의 엔모스 트랜지스터(NM11~n1, NM21~n2)의 게이트들과 인버터(11)의 사이에 접속되어, 상기 인버터로부터의 0번째 레디신호의 전송을 제어하는 하나의 퓨즈(F1~Fn)로 구성되어 있다.

이와 같이 구성된 종래의 컬럼 리페어의 입출력 선택회로의 동작을 살펴보면, 상기 인버터(11)에 공급되는 상기 0번째 레디신호는 소정의 논리값을 갖는 리페어 어드레스가 설정될 경우에 로우레벨을 갖고, 반대로 소정의 논리값을 갖는 리페어 어드레스가 설정되지 않을 경우에는 하이논리를 갖는다. 그리고 상기 인버터(11)는 상기 0번째 레디신호를 반전시키고 반전된 0번째 레디신호를 상기 n개의 퓨즈(F1~Fn)에 인가한다.

리페어하고자 하는 입출력(I/O)에 따라, 즉 리페어 할 비트라인에 따라 상기 n개의 퓨즈(F1~Fn)들중 n-1개의 퓨즈들은 끊어진 상태에 있고 그리고 오직 하나의 퓨즈만이 신호를 전송할 수 있는 도통상태에 있게된다. 실예로, 제1진위 및 보수의 입출력(I/O 1)을 리페어하고자 할 경우에 제2 내지 제n퓨즈(F2~Fn)들은 제작자에 의하여 블로위(Blowing)되어 끊어진 상태를 갖게 되고, 한편 제1퓨즈(F1)는 도통상태를 유지하여 상기 인버터(11)로부터의 상기 반전된 0번째 레디신호를 노드점(A)를 경유하여 상기 한쌍의 엔모스 트랜지스터(NM11, NM21)의 게이트들쪽으로 전송한다. 상기 제2 내지 제n퓨즈(F2~Fn)들은 상기 인버터(11)로부터의 상기 반전된 0번째 레디신호가 상기 n~1쌍의 엔모스 트랜지스터(NM21~n1, NM22~2n)의 게이트들쪽으로 전달되지 않도록 차단한다. 상기 n-1쌍의 엔모스 트랜지스터(NM21~n1, NM22~2n)은 상기 반전된 0번째 레디신호가 인가되지 않음으로 인하여 상기 n-1개의 저항(R2~Rn)을 각각 경유하여 인가되는 접지전압에 의하여 턴-오프되어, 상기 제2 내지 제n진위 및 보수의 스페어비트라인(SB2~n,)으로부터 각각 입력되는 진위 및 보수의 정보가 제2 내지 제n진위 및 보수의 데이타 버스(DB2~DBn,)로 전달되지 않도록 한다.

한편, 제1퓨즈(F1)가 블로윙된 상태가 아니므로, 상기 한쌍의 엔모스 트랜지스터(NM11,NM12)는 상기 인버터(11)로부터 상기 노드점(A)을 경유하여 자신들의 게이트쪽으로 인가되는 상기 반전된 0번째 레디신호에 의해 제어되게 된다. 그러므로, 상기 한쌍의 엔모스 트랜지스터(NM11,NM12)은 상기 제1진위 및 보수의 스페어비트라인으로부터 정보가 제1진위 및 보수의 데이타 버스쪽으로 전송되도록 하여 페일된 첫번째 입출력(I/O 1)을 상기 0번째 레디신호의 논리상태에 따라 리페어한다.

그러나, 이와 같은 종래 컬럼 리페어의 입출력 선택회로는 한 스페어 컬럼당 항상 n-1개의 퓨즈를 블로윙해야 되므로 대용량 기억소자에서는 많은 스페어 컬럼이 필요하게 되어 퓨즈 블로윙 갯수가 너무 많이 발생되는 문제점이 있었다.

본 발명은 이와 같은 종래의 문제점을 해결하기 위하여 고집적기억소자의 입출력(I/O)갯수가 n개인 경우에 m개의 입출력선택퓨즈와 n개의 기본 입출력 디코더부 및 2n개의 스페어 트랜지스터 트랜지스터를 이용하여 입출력 선택퓨즈에 따라 n개의 입출력 디코딩중 하나의 입출력만 선택할 수 있는 컬럼 리페어의 입출력 선택회로를 창안한 것으로, 이를 첨부한 도면을 참조해 설명하면 다음과 같다.

제2도는 본 발명 컬럼 리페어의 입출력 선택회로도이고, 제3도는 제2도에 따른 입출력 선택퓨즈의 상세회로도이다. 상기 제3도에 도시된 바와 같이, 상기 입출력 선택퓨즈는 출력라인(A)에 자신의 게이트를 접속하고 소오스단자를 전원단자(Vcc)에 접속한 피모스 트랜지스터(PM1)와, 피모스 트랜지스터(PM1)의 드레인 자신의 드레인 및 게이트를 접속한 엔모스 트랜지스터(NM1)와, 상기 피모스 및 엔모스 트랜지스터(PM1, NM1)의 드레인들의 접속점 및 상기 출력라인(A)의 사이에 접속된 인버터(12)를 구비한다. 그리고 상기 입출력 선택퓨즈는 상기 양 트랜지스터(PM1, NM1)의 드레인간의 접속점과 전원단자(Vcc) 및 접지단자의 사이에 각각 접속된 콘덴서(C) 및 퓨즈(Fim)와, 상기 인버터(12)의 출력단자 및 출력라인(B)의 사이에 접속된 인버터(13)를 추가로 구비한다. 상기와 같이 구성된 상기 입출력 선택퓨즈는 상기 퓨즈(Fim)를 커팅하거나 커팅시키지 않는 경우에 따라 각각의 출력라인들(A,B)에 하이 또는 로우논리의 진위의 제어신호 및 로우 또는 하이논리의 보수의 제어신호를 발생시킨다.

또한, 제2도에는 도시된 본 발명의 실시예에 따른 컬럼 리페어 입출력 선택회로는 제3도에 도시된 입출력 선택퓨즈와 동일하게 구성된 제1 내지 제3입출력 선택퓨즈(11~13)와, 상기 제1 내지 제3입출력 선택퓨즈(11~13)의 출력라인중 한 라인을 입력으로 받는 낸드게이트(NAND)의 출력과 리페어하는 어드레스를 제어하는 0번째 레디신호를 입력으로 하는 노아게이트(NOR)로 구성한 제1입출력 디코더부(21) 및 상기 제1입출력 디코더부(21)와 동일하게 구성하는 제2 내지 제8입출력 디코더부(22) 내지 (28)와, 드레인 및 소오스에 진위 및 보수의 스페어비트라인와 진위 및 보수의 데이타 버스가 각각 연결된 한쌍의 엔모스 트랜지스터(NM11,NM12)의 게이트에 상기 제1입출력 디코더부(21)에서 디코딩된 출력신호를 인가하는 제1스페어 트랜스퍼부(31)와, 상기 제1스페어 트랜스퍼부(31)와 동일하게 구성되어 상기 제2 내지 제8입출력 디코더부(22) 내지 (28)로부터 각각의 신호를 인가받아 스페어비트의 정보를 전송하는 제2 내지 제8스페어 트랜스퍼부(32) 내지 (38)로 구성되어 있다.

이와 같이 구성한 본 발명의 작용 및 효과를 제4도의 입출력에 따른 입출력 선택퓨즈의 논리표를 참조해 설명하면 다음과 같다.

먼저, 제1 내지 제3입출력 선택퓨즈(11) 내지 (13)중 3개를 모두 커팅시키면 모든 입출력 선택퓨즈(11) 내지 (13)의 출력단자(A,B)는 각각 로우/하이레벨 상태가 된다.

이에따라, 제1 내지 제8입출력 디코더부(21) 내지 (28)중 제1입출력 디코더부(21)의 낸드게이트(NAND) 입력이 모두 하이레벨 상태이고, 나머지 제2 내지 제8입출력 디코더부(22) 내지 (28)의 낸드게이트(NAND) 입력중 적어도 한 입력은 로우레벨 상태를 가지게 되므로, 상기 제1 내지 제8입출력 디코더부(21) 내지 (28)의 낸드게이트(NAND) 출력중에 제1입출력 디코더부(21)의 출력측만 로우레벨 상태이다.

그러므로, 노아게이트(NOR)의 일측에 입력되는 레디신호가 로우레벨일때만 제1스페어 트랜스퍼부(21)내 한쌍의 엔모스 트랜지스터(NM11, NM12)는 자신들의 게이트에 입력되는 하이레벨상태의 입력에 의하여 턴-온되고, 그리고 상기 한쌍의 엔모스 트랜지스터(NM11,NM12)의 드레인단에 입력되는 제1진위 및 보수의 스페어비트라인(SB1,)의 정보가 소오스단에 접속된 제1진위 및 보수의 데이타 버스(DB1,)쪽으로 전송되도록 한다.

이때 , 나머지 진위 및 보수의 데이타 버스(DB2~8,)쪽으로는 정보전달이 이루어지지 않는다.

이와 같은 동작에 의해서 3개의 입출력 선택퓨즈 커팅여부에 따라 8개의 입출력중 1개의 선택되어 출력된다.

이상에서 상세히 설명한 바와 같이 입출력이 8개일 경우에 종래에서는 어떤 입출력이 선택되든지 7개의 퓨즈를 커팅해야 하지만 본 발명은 선택되는 입출력에 따라서 0~3개의 퓨즈만 커팅하므로서 많은 스페어 컬럼이 필요하지 않아 레이아웃 면적이 감소되어 고집적화에 용이한 효과가 있게 된다.

Claims

제1 내지 제8진위 및 보수의 스페어비트라인(SB1~8,)으로부터의 정보를 제1 내지 제8진위 및 보수의 데이타 버스(DB1~8,)쪽으로 전송하기 위한 제1 내지 제8스페어 트랜스퍼부(31~38)와, 선택적으로 커팅되는 퓨즈(Fm)를 각각 구비하고, 상기 퓨즈의 커팅상태에 따라 상반된 논리상태를 갖는 진위 및 보수의 제어신호를 발생하는 제1 내지 제3입출력 선택퓨즈(11~13)와, 상기 제1 내지 제3입출력 선택퓨즈(11~13)으로부터 진위 또는 보수의 제어신호를 선택적으로 입력하고 입력된 제어신호들을 낸드연산하여 상기 제어신호들이 자신에게 부여된 논리값인가 디코딩하고, 상기 디코딩된 신호를 레디신호와 오아연사하여 오아연산된 신호를 상기 제1 내지 제8스페어 트랜스퍼부(31~38)들의 전송동작을 각각 제어하는 제1 내지 제8입출력 디코더부(21~28)로 구성된 것을 특징으로 하는 컬럼 리페어의 입출력 선택회로.
제1항에 있어서, 제1 내지 제3입출력 선택퓨즈(11~13)은, 제1출력라인(A)에 자신의 게이트를 접속하고 소오스단자를 전원단자(Vcc)에 접속한 피모스 트랜지스터(PM1)와, 상기 피모스 트랜지스터(PM1)의 드레인에 자신의 드레인 및 게이트를 접속한 엔모스 트랜지스터(NM1)와, 상기 피모스 및 엔모스 트랜지스터(PM1, NM1)의 드레인들의 접속점 및 상기 제1출력라인(A)의 사이에 접속된 인버터(12)와, 상기 양 트랜지스터(PM1, NM1)의 드레인들간의 접속점과 전원단자(Vcc) 및 접지단자의 사이에 각각 접속된 콘덴서(C) 및 퓨즈(Fim)와, 상기 인버터(12)의 출력단자 및 제2출력라인(B)의 사이에 접속된 인버터(13)를 구비한 것을 특징으로 하는 컬럼 리페어 입출력 선택회로.