KR19980046167A - 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법 - Google Patents
에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법 Download PDFInfo
- Publication number
- KR19980046167A KR19980046167A KR1019960064460A KR19960064460A KR19980046167A KR 19980046167 A KR19980046167 A KR 19980046167A KR 1019960064460 A KR1019960064460 A KR 1019960064460A KR 19960064460 A KR19960064460 A KR 19960064460A KR 19980046167 A KR19980046167 A KR 19980046167A
- Authority
- KR
- South Korea
- Prior art keywords
- input
- output
- repair
- column
- sram
- Prior art date
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법
2. 발명이 해결하려고 하는 기술적 과제
본 발명이 이루고자 하는 기술적 과제는, 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로 및 방법에 있어서, 적은 수의 퓨즈만으로도 패일된 입출력 선택이 가능한 입출력 선택 회로 및 방법을 제공함.
3. 발명의 해결방법의 요지
양방향성 메모리 블록 구조; 두 개의 퓨즈로 네 개의 다른 신호를 만드는 리페어 어드레스 코딩 블록; 패일된 입출력 선택 회로 및, 입출력 선택 신호와 리페어 컬럼 디코더의 출력 신호를 조합하는 회로를 포함하여 이루어진 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로 및 방법을 제공함.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로 및 방법에 있어서, 퓨즈 컷팅으로 입출력를 선택하도록 하여, 적은 수의 퓨즈만으로도 패일된 입출력 선택이 가능한 회로 및 방법으로 사용됨.
Description
본 발명은 반도체 메모리 장치의 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법에 관한 것으로, 특히, 적은 수의 퓨즈만으로도 패일된 입출력 선택이 가능하도록 하는 회로 및 방법에 관한 것이다.
일반적으로, 반도체 메모리 장치의 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법에 있어서, 셀(Cell) 면적에 비해 와이-디코더(Y-Decoder)의 면적이 적은 경우 한쪽으로만 와이-디코더를 배치할 수 없기 때문에 양쪽에 와이-디코더를 배치하여 각각 입출력 그룹으로 분배하는 구조가 요구된다.
도 1 은 종래의 양방향 메모리 블록에 관한 구조도이다. 도면을 참조하면, 와이-디코더를 양쪽에 배치하여, 각각의 와이-디코더가 입출력 그룹으로 분배되도록 하는 구조로 되어 있다. 주변 회로에서의 디자인 룰(Design Rule) 감소는 셀의 디자인 룰 감소에 못 미치기 때문에 점차 도 1 의 구조가 자주 이용되고 있다.
도 2 는 종래의 패일된 입출력 선택 방법에 관한 회로도이다. 도면을 참조하면, 종래의 패일된 입출력 선택 방법에 관한 회로는, 각 입출력 그룹이 네 개의 입출력(입출력 0, 입출력 1, 입출력 2, 입출력 3)로 구성되어 있고, 각 블록은 양방향성이다. 블록 A(220)와 블록 B(230)는 서로 인접되어 있는 블록이며, 입출력를 공유하기 때문에 블록 A(220)와 블록 B(230)가 동시에 동작상태에 있을 수 없다.
그리고 두 블록 중 어느 블록에서 패일(Fail)이 발생할지 알 수 없기 때문에, 패일된 입출력를 선택하기 위해서는 각 블록이 4개의 입출력 선택용 퓨즈(221)로서 구성되어 총 8개의 퓨즈가 존재한다.
4개의 입출력는 각각 먹스(MUX, 211)와 리페어 라이트 드라이버(Repair Write Driver, 212)에 연결되어 있다.
예를 들어, 블록 A(220)의 입출력 1 에서 패일이 발생하면, 그에 따른 퓨즈 1 을 커팅(Cutting)하여 패일된 어드레스 코딩(Address Coding)과 조합되어 하이(High) 신호가 먹스(211)나 리페어 라이트 드라이버(212)로 전달되어 리페어 셀에 리드나 라이트가 이루어지게 한다.
도 3 은 종래의 양방향 구조에서 리페어 셀 컬럼이 정상 셀 컬럼을 대치하는 방법에 관한 상세도이다. 도면을 참조하면, 리페어 컬럼 디코더(310)에 리페어 셀(321)이 연결되어 있다. 도 3 과 같이 한 블록이 양방향이기 때문에, 어느 쪽으로 패일이 발생될지 알 수 없으므로 하나의 정상 셀 컬럼(Cell Column)을 대치하기 위해서 두 개의 리페어 셀 컬럼이 이용되며, 각각의 와이-패스 게이트(Y-Pass Gate)는 리페어 와이-디코더에 의해 제어된다.
따라서 종래의 패일된 입출력 선택 방법에서는, 비교적 많은 수의 퓨즈와 면적이 요구된다는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로 및 방법에 있어서, 입출력 하나에 하나의 퓨즈를 만들고 퓨즈 컷팅으로 입출력를 선택하도록 하여, 적은 수의 퓨즈만으로도 패일된 입출력 선택이 가능한 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법을 제공하는데 있다.
도 1 은 종래의 양방향 메모리 블록에 관한 구조도
도 2 는 종래의 패일된 입출력 선택 방법에 관한 회로도
도 3 은 종래의 양방향 구조에서 리페어 셀 컬럼이 정상 셀 컬럼을 대치하는 방법에 관한 상세도
도 4 는 본 발명에 따른 퓨즈의 컷팅으로 4개의 출력이 선택되는 회로에 관한 회로도
도 5 는 본 발명에 따른 패일된 입출력 선택 방법에 관한 회로도
도 6 은 본 발명에 따른 양방향 구조에서 리페어 셀 컬럼이 정상 셀 컬럼을 대치하는 방법에 관한 상세도
도면의 주요 부분에 대한 부호의 설명
521 ... 퓨즈 2523 ... MN 1 트랜지스터
520, 530 ... 리페어 어드레스 코딩 블록
상기 과제를 달성하기 위한 본 발명은, 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로에 있어서,
양방향성 메모리 블록 구조; 입출력를 공유하고, 두 개의 퓨즈로 네 개의 다른 신호를 만드는 두 개의 리페어 어드레스 코딩 블록; 두 개의 리페어 어드레스 코딩 블록을 포함하는 패일된 입출력 선택 회로 및, 입출력 선택 신호와 리페어 컬럼 디코더의 출력 신호를 조합하는 회로를 포함하여 이루어진 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로를 제공한다.
상기 양방향성 메모리 블록 구조는 양쪽에 와이-디코더를 배치하여 각각 입출력 그룹으로 분배한다.
상기 입출력를 공유하고, 두 개의 퓨즈로 네 개의 다른 신호를 만드는 두 개의 리페어 어드레스 코딩 블록은 서로 인접하여 입출력를 공유하고, 두 개의 퓨즈로 각 퓨즈를 컷팅할 때와 컷팅하지 않을 때 각기 다른 네 개의 다른 신호를 만들어, 4개의 입출력를 선택할 수 있게 한다.
상기 두 개의 리페어 어드레스 코딩 블록을 포함하는 패일된 입출력 선택 회로는 네 개의 퓨즈만으로 8개의 입출력를 선택하고, 입출력 선택 신호의 조합을 출력한다.
바람직하게는, 상기 입출력 선택 신호와 리페어 컬럼 디코더의 출력 신호를 조합하는 회로는, 상기 입출력 선택 신호와 리페어 컬럼 디코더의 출력 신호를 앤드 연산하여 리페어 셀을 제어하도록 한다.
반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법에 있어서,
하나의 퓨즈에 하나의 입출력를 대응시키지 않고, 두 개의 퓨즈를 조합한 신호로 각기 다른 네 개의 신호를 만들어 네 개의 퓨즈로 8개의 입출력를 선택하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법을 제공한다.
바람직하게는, 상기 두 개의 퓨즈를 컷팅하거나 컷팅하지 않도록 하여, 두 개의 퓨즈의 신호를 디코딩 방식의 회로를 거쳐 네 개의 각기 다른 신호를 만들어 적은 수의 퓨즈로 많은 입출력를 선택하도록 한다.
반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법에 있어서,
하나의 리페어 셀 컬럼이 하나의 정상 셀 컬럼을 대치할 수 있도록 하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법을 제공한다.
상기 입출력 선택 신호의 출력과 와이-디코더 출력 신호를 앤드 연산하여, 리페어 셀을 제어하는 와이-패스 게이트의 게이트 입력 신호로 사용함으로서 하나의 리페어 셀 컬럼이 하나의 정상 셀 컬럼을 대치한다.
따라서, 본 발명에 따르면 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로 및 방법에 있어서, 입출력 하나에 하나의 퓨즈를 만들어 적은 수의 퓨즈만으로도 패일된 입출력 선택이 가능한 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법을 제공할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 4 는 본 발명에 따른 퓨즈의 컷팅으로 4개의 출력이 선택되는 회로에 관한 회로도이다. 도면을 참조하면, 2개의 퓨즈(423, 424)와 네 개의 NMOS 트랜지스터(433), 네 개의 인버터(426), 네 개의 오아 게이트(OR Gate, 428)로 구성되며, 각 퓨즈를 컷팅할 때마다 각기 다른 출력이 하이(High)가 되도록 구성된 회로로 이를 이용하여 2개의 퓨즈만을 가지고 4개의 입출력중 하나를 선택할 수 있다.
도 5 는 본 발명에 따른 패일된 입출력 선택 방법이다. 도면을 참조하면, 본 발명에 따른 패일된 입출력 선택 방법에 관한 회로는 네 개의 입출력(입출력 0, 입출력 1, 입출력 2, 입출력 3)와 각각의 입출력에 연결된 먹스(511), 리페어 라이트 드라이버(512)로 구성되어 있고, 리페어 어드레스 코딩 블록 A(520)와 리페어 어드레스 코딩 블록 B(530)가 대칭으로 구성된다.
동작을 살펴보면, 블록 A(520)의 입출력 1이 패일되면, 퓨즈 2를 컷팅하여 MN1트랜지스터를 'ON'시키고, 패일된 어드레스가 인가되면, 리페어 어드레스 코딩에 의해 최종적으로 하이(High)가 먹스(511)나 리페어 라이트 드라이버(512)로 전달되어 리페어 셀에 리드나 라이트할 수 있다.
즉, 종래의 기술로는 패일된 입출력를 선택하기 위해 8개의 퓨즈를 필요로 했으나 본 발명에서는 4개만으로 가능하다.
도 6 은 본 발명에 따른 양방향 구조에서 리페어 셀 컬럼이 정상 셀 컬럼을 대치하는 방법에 관한 상세도이다. 도면을 참조하면, 본 발명에 따른 양방향 구조에서 리페어 셀 컬럼이 정상 셀 컬럼을 대치하는 방법은 리페어 컬럼 디코더(610), 도 5 의 본 발명에 따른 패일된 입출력 선택 회로(640, 650), 리페어 셀(621), 앤드 게이트(AND Gate, 633, 634)와 와이-패스 게이트(635, 636)로 구성되어 있다.
상기 도 5 에서 각 입출력에 연결되어 있는 신호 A 를 도 6 에서의 와이-디코더 출력과 앤드 게이트(633, 634)로 조합시켜 와이-패스 게이트(635, 636)를 제어하면, 종래의 2개의 리페어 셀 컬럼이 하나의 정상 셀 컬럼을 대치하던 방법에서, 하나의 리페어 셀 컬럼이 하나의 정상 셀 컬럼을 대치할 수 있도록 구성할 수 있다.
상기 도 6 에서와 같은 방법으로, 종래의 방식보다 적은 수의 퓨즈 만으로 컬럼 리페어시 패일된 입출력를 선택할 수 있다.
본 발명이 상기 실시 예에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상 내에서 당 분야의 통상적 지식을 가진 자에 의하여 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로 및 방법에 있어서, 입출력 하나에 하나의 퓨즈를 만들고 퓨즈 컷팅으로 입출력를 선택하도록 하여, 적은 수의 퓨즈만으로도 패일된 입출력 선택이 가능한 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법을 제공할 수 있다.
Claims (9)
- 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로에 있어서,양방향성 메모리 블록 구조; 입출력를 공유하고, 두 개의 퓨즈로 네 개의 다른 신호를 만드는 두 개의 리페어 어드레스 코딩 블록; 두 개의 리페어 어드레스 코딩 블록을 포함하는 패일된 입출력 선택 회로 및, 입출력 선택 신호와 리페어 컬럼 디코더의 출력 신호를 조합하는 회로를 포함하여 이루어진 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로.
- 제 1 항에 있어서,상기 양방향성 메모리 블록 구조는 양쪽에 와이-디코더를 배치하여 각각 입출력 그룹으로 분배하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로.
- 제 1 항에 있어서,상기 입출력를 공유하고, 두 개의 퓨즈로 네 개의 다른 신호를 만드는 두 개의 리페어 어드레스 코딩 블록은 서로 인접하여 입출력를 공유하고, 두 개의 퓨즈로 각 퓨즈를 컷팅할 때와 컷팅하지 않을 때 각기 다른 네 개의 다른 신호를 만들어, 4개의 입출력를 선택할 수 있는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로.
- 제 1 항에 있어서,상기 두 개의 리페어 어드레스 코딩 블록을 포함하는 패일된 입출력 선택 회로는 네 개의 퓨즈만으로 8개의 입출력를 선택하고, 입출력 선택 신호의 조합을 출력하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로.
- 제 1 항에 있어서,상기 입출력 선택 신호와 리페어 컬럼 디코더의 출력 신호를 조합하는 회로는, 상기 입출력 선택 신호와 리페어 컬럼 디코더의 출력 신호를 앤드 연산하여 리페어 셀을 제어하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 회로.
- 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법에 있어서,하나의 퓨즈에 하나의 입출력를 대응시키지 않고, 두 개의 퓨즈를 조합한 신호로 각기 다른 네 개의 신호를 만들어 네 개의 퓨즈로 8개의 입출력를 선택하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법.
- 제 6 항에 있어서,상기 두 개의 퓨즈를 컷팅하거나 컷팅하지 않도록 하여, 두 개의 퓨즈의 신호를 디코딩 방식의 회로를 거쳐 네 개의 각기 다른 신호를 만들어 적은 수의 퓨즈로 많은 입출력를 선택하도록 하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법.
- 반도체 메모리 장치의 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법에 있어서,하나의 리페어 셀 컬럼이 하나의 정상 셀 컬럼을 대치할 수 있도록 하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법.
- 제 8 항에 있어서,상기 입출력 선택 신호의 출력과 와이-디코더 출력 신호를 앤드 연산하여, 리페어 셀을 제어하는 와이-패스 게이트의 게이트 입력 신호로 사용함으로서 하나의 리페어 셀 컬럼이 하나의 정상 셀 컬럼을 대치하는 것을 특징으로 하는 에스램에서 컬럼 리페어시 패일된 입출력 선택 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064460A KR19980046167A (ko) | 1996-12-11 | 1996-12-11 | 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960064460A KR19980046167A (ko) | 1996-12-11 | 1996-12-11 | 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19980046167A true KR19980046167A (ko) | 1998-09-15 |
Family
ID=66521979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960064460A KR19980046167A (ko) | 1996-12-11 | 1996-12-11 | 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19980046167A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100427036B1 (ko) * | 2002-03-27 | 2004-04-14 | 주식회사 하이닉스반도체 | 리던던시 회로 |
| KR100443096B1 (ko) * | 2000-03-31 | 2004-08-04 | 마쯔시다덴기산교 가부시키가이샤 | 에스램 디바이스 |
-
1996
- 1996-12-11 KR KR1019960064460A patent/KR19980046167A/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100443096B1 (ko) * | 2000-03-31 | 2004-08-04 | 마쯔시다덴기산교 가부시키가이샤 | 에스램 디바이스 |
| KR100427036B1 (ko) * | 2002-03-27 | 2004-04-14 | 주식회사 하이닉스반도체 | 리던던시 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100200985B1 (ko) | 용장 회로 장치 | |
| JP3822412B2 (ja) | 半導体記憶装置 | |
| KR19990077600A (ko) | 반도체메모리장치 | |
| US7218558B2 (en) | Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks | |
| KR100307567B1 (ko) | 용장회로를구비한반도체기억장치 | |
| US6373775B2 (en) | Semiconductor memory device with restrained scale of decoding circuit used in shift redundancy | |
| US6621749B2 (en) | Integrated circuit memory devices providing per-bit redundancy and methods of operating same | |
| JPH088344A (ja) | 冗長回路 | |
| KR100468315B1 (ko) | 리페어 회로 | |
| KR19980046167A (ko) | 에스램에서의 컬럼 리페어시 패일된 입출력 선택 회로 및 방법 | |
| KR20020011848A (ko) | 반도체 기억 장치 | |
| US20030026147A1 (en) | Fuse box including make-link and redundant address decoder having the same, and method for repairing defective memory cell | |
| US6333876B1 (en) | Semiconductor memory device | |
| KR100314889B1 (ko) | 개별적으로어드레스가능한유니트가결합된메모리셀을갖춘반도체메모리및반도체메모리작동방법 | |
| KR100505632B1 (ko) | 반도체 메모리 장치의 결함 구제 회로 | |
| KR100253395B1 (ko) | 로우/컬럼 선택 회로 | |
| US6707731B2 (en) | Integrated circuit memory devices with per-bit redundancy and methods of operation thereof | |
| US6249466B1 (en) | Row redundancy scheme | |
| KR0172349B1 (ko) | 로우 리던던시 회로를 가지는 반도체 메모리 장치 | |
| KR0177406B1 (ko) | 스페어 디코더 회로 | |
| JP4519786B2 (ja) | 半導体記憶装置 | |
| KR950020754A (ko) | 컬럼 리던던시 회로 | |
| KR0172348B1 (ko) | 로우 리던던시 회로를 가지는 반도체 메모리 장치 | |
| KR100772092B1 (ko) | 반도체 메모리 장치 | |
| KR100357182B1 (ko) | 반도체 메모리 장치의 리던던시 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| SUBM | Submission of document of abandonment before or after decision of registration |