KR960015902A - 반도체 기억소자를 리페어하기 위한 장치 - Google Patents

Abstract

본 발명은 결합이 발생한 셀(cel1) 또는 워드라인(wordline)을 여분의 셀 또는 여분의 스페어(spare) 워드라인으로 치환하기 의한 장치에 관한 것으로, 퓨즈박스를 컬럼 디코더와 로우 디코더 부근에 모두 분산 배치하는 방법을 사용하여 셀 블럭에서 워드라인 결합이 발생한 경우 퓨즈박스를 한개 뿐만이 아닌 다수개(2개 또는 4개)를 프로그래밍할 수 있도록 함으로써 한 셀 블럭에서 워드라인 결합 갯수가 다수인 경우 이에 대해 집중적으로 리페어가 가눙하도록 구현하였다.

Description

반도체 기억소자를 리페어하기 위한 장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제4도는 본 발명에 따른 로우 리페어 퓨즈 박스의 배치를 도시한 블럭구성도,

제5도 내지 제6도는 제4도에 사용된 퓨즈회로(A) 및 드라이버회로(B)의 예시도.

Claims (5)

1. 컬럼 디코더와 로우 디코더 부근에 퓨즈박스(Fuse Box)가 분산 배치되어 있는 n개의 셀 어레이(cell array) 블럭으로 구성된 반도체 기억소자를 리페어하기 위한 장치에 있어서, 상기 셀 불럭망 각각 한 개씩의 워드라인 결함이 발생한 경우 상기 셀 어레이 블럭에 각각 일대일 대응되어 있는 퓨즈박스내의 퓨즈중에서 결합된 워드라인의 로우 어드레스와 동일한 어드레스를 퓨트 프로그래밍하여 결합된 워드라인을 여부(spare)워드라인으로 대체하는 수단과, 상기 한개의 셀 불럭에서 워드라인 결합이 1개 이상 발생한 경우 상기 컬럼디코더 부근에 있는 퓨즈 박스(0')와 로우 디코더 부근에 있는 퓨즈 박스(0,1,2,3)를 퓨그 프로그래밍하여 상기 셀 를럭에서 발생한 결합된 4개의 로우 어드레스를 리페어하는 수만을 포함하는 젓을 특징으로 하는 장치.
2. 제1항에 있어서, 상기 소정의 수인 n은 적어도 2 이상인 것을 특징으로 하는 장치.
3. 제1항에 있어서, 상기 퓨즈회로는 2개의 어드레스(A×7, A×7b)를 입력으로 하는 논리 게이트 및 MOS트랜지스터가 조합되어 출력신호(/NRDi)를 만드는 회로(2,3,4,5,6,7퓨즈회로)를 사용하는 장치.
4. 제1항에 있어서, 상기 퓨즈회로는 2개의 어드레스(A×9, A×9b)를 입력으로 하는 논리 게이트 및 MOS렌지스터가 조합되어 출력신호(/SBRk)를 만드는 회로(0,1,8,9뮤즈회로)를 사용하는 장치.
5. 제3항 내지 제4항에 있어서, 상기 출력신호(/NRDi) 4개를 합하여 어느 하나만 로우가 되면 출력신호(/SPXj) 가 로우로 출력되는 논리 게이트로 된 제1드라이버와, 상기 제1드라이버의 출력신호(/SPXj) 및 상기 회로(0,1,8,9퓨즈회로)의 출력신호(/SBRk)가 모두 로우로 인에이블되면 대응되는 스페어 워드라인을 인에이블 시킬 수 있도록 논리 게이트로 구현된 제2드라이버를, 포함하는 것을 특징으로 하는 장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.