KR880003329A - 씨 모오스 열 어드레스 리던던씨 - Google Patents

씨 모오스 열 어드레스 리던던씨 Download PDF

Info

Publication number
KR880003329A
KR880003329A KR1019860006932A KR860006932A KR880003329A KR 880003329 A KR880003329 A KR 880003329A KR 1019860006932 A KR1019860006932 A KR 1019860006932A KR 860006932 A KR860006932 A KR 860006932A KR 880003329 A KR880003329 A KR 880003329A
Authority
KR
South Korea
Prior art keywords
logic
transistor
column
redundancy
normal
Prior art date
Application number
KR1019860006932A
Other languages
English (en)
Other versions
KR890003691B1 (ko
Inventor
서승모
Original Assignee
강신구
삼성방도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강신구, 삼성방도체통신 주식회사 filed Critical 강신구
Priority to KR1019860006932A priority Critical patent/KR890003691B1/ko
Priority to JP62182412A priority patent/JPS6353794A/ja
Priority to DE19873724509 priority patent/DE3724509A1/de
Priority to FR878711801A priority patent/FR2603129B1/fr
Priority to US07/088,151 priority patent/US4829480A/en
Priority to GB8719936A priority patent/GB2195480B/en
Publication of KR880003329A publication Critical patent/KR880003329A/ko
Application granted granted Critical
Publication of KR890003691B1 publication Critical patent/KR890003691B1/ko
Priority to SG582/92A priority patent/SG58292G/en
Priority to HK183/93A priority patent/HK18393A/xx

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

씨 모오스 열 어드레스 리던던씨
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 씨 모오스 열어드레스 리던던씨의 적용한 회로도,
제5도는 본 발명에 따른 씨 모오스 열어드레스 리던던씨의 회로도,
제6도는 본 발명에 따른 제5도의 리세트 펄스의 동작 타이밍도.

Claims (2)

  1. 노말 메모리셀 어레이와 센스엠프 및 트랜스민슨 트랜지스터를 구비하는 노말블럭과, 스페어메모리셀 어레이와 센스엠프 및 트랜지스터를 구비하는 스페어 블럭을 가지는 반도체 메모리 소자의 디코오딩 장치에 있어서, 열 리던던트를 행하지 않을시와 열 리던던트를 행할시에 서로 상반되는 논리신호를 출력하여 래치하는 래치회로 (100)와, 다수의 트랜스미숀게이트(T1,T1-T8,T8)와 선택적으로 열 어드레스를 설정하는 휴우즈(F1,F1-F8,F8)를 직렬 접속하고 상기 휴우즈 쌍(F1,F1-F8,F8)의 공통접속점이 트랜지스터(43-44)를 각각 접속하여 열 리던던트를 행하지 않을시 상기 트랜지스터를 인에이블 하고 열 리던던트를 행할시에는 상기 트랜스미숀 게이트를 인에이블 하여 서로 상방된 논리 출력을 하는 스페어 열 디코오도(200)와, 상기 스페어 열디코오더의 출력에 따라 열리던던트 논리 제어 신호를 발생하는 논리수단(45,46)과, 상기 논리 제어신호와 노말 열 어드레스를 입력하여 노말 열 블럭의 선택제어 신호를 발생하는 수단(47)으로 구성함을 특징으로 하는 시모오스 열 리던던씨 회로.
  2. 제1항에 있어서 래치회로(100)가 모오스트랜지스터(31)와 씨모오르트랜지스터(33)(32)로 구성된 플립플롭과 상기 모오스 트랜지스트(31)과 병렬로 접속되어 리세트펄스를 게이트로 입력하는 트랜지스터(30)와, 상기 병렬접속점(400)에 전원전압을 선택적으로 공급하는 휴우즈(FM)와, 상기 씨모오스트랜지스터의 접속점(500) 직렬로 접속된 인버어터(34)를 구비하여 열 리던던트를 행할시에 상기 휴우즈(FM)를 끊고 상기 리세트 펄스에 의해 상기 점(500)과 인버어터(34)의 출력논리를 소정 논리로 래치함을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860006932A 1986-08-22 1986-08-22 블럭 열 리던던씨 회로 KR890003691B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019860006932A KR890003691B1 (ko) 1986-08-22 1986-08-22 블럭 열 리던던씨 회로
JP62182412A JPS6353794A (ja) 1986-08-22 1987-07-23 半導体メモリー装置
DE19873724509 DE3724509A1 (de) 1986-08-22 1987-07-24 Dynamischer ram
FR878711801A FR2603129B1 (fr) 1986-08-22 1987-08-21 Circuit de redondance de colonne pour memoire a acces aleatoire dynamique en technologie cmos
US07/088,151 US4829480A (en) 1986-08-22 1987-08-21 Column redundancy circuit for CMOS dynamic random access memory
GB8719936A GB2195480B (en) 1986-08-22 1987-08-24 Column redundancy circuit for dynamic random access memory
SG582/92A SG58292G (en) 1986-08-22 1992-06-03 Column redundancy circuit for dynamic random access memory
HK183/93A HK18393A (en) 1986-08-22 1993-03-04 Column redundancy circuit for dynamic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019860006932A KR890003691B1 (ko) 1986-08-22 1986-08-22 블럭 열 리던던씨 회로

Publications (2)

Publication Number Publication Date
KR880003329A true KR880003329A (ko) 1988-05-16
KR890003691B1 KR890003691B1 (ko) 1989-09-30

Family

ID=19251841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006932A KR890003691B1 (ko) 1986-08-22 1986-08-22 블럭 열 리던던씨 회로

Country Status (8)

Country Link
US (1) US4829480A (ko)
JP (1) JPS6353794A (ko)
KR (1) KR890003691B1 (ko)
DE (1) DE3724509A1 (ko)
FR (1) FR2603129B1 (ko)
GB (1) GB2195480B (ko)
HK (1) HK18393A (ko)
SG (1) SG58292G (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426607A (en) * 1988-04-27 1995-06-20 Sharp Kabushiki Kaisha Redundant circuit for memory having redundant block operatively connected to special one of normal blocks
KR910003594B1 (ko) * 1988-05-13 1991-06-07 삼성전자 주식회사 스페어컬럼(column)선택방법 및 회로
US5687109A (en) * 1988-05-31 1997-11-11 Micron Technology, Inc. Integrated circuit module having on-chip surge capacitors
US5327380B1 (en) * 1988-10-31 1999-09-07 Texas Instruments Inc Method and apparatus for inhibiting a predecoder when selecting a redundant row line
NL8900026A (nl) * 1989-01-06 1990-08-01 Philips Nv Matrixgeheugen, bevattende standaardblokken, standaardsubblokken, een redundant blok, en redundante subblokken, alsmede geintegreerde schakeling bevattende meerdere van zulke matrixgeheugens.
KR910005601B1 (ko) * 1989-05-24 1991-07-31 삼성전자주식회사 리던던트 블럭을 가지는 반도체 메모리장치
KR920009059B1 (ko) * 1989-12-29 1992-10-13 삼성전자 주식회사 반도체 메모리 장치의 병렬 테스트 방법
KR920010347B1 (ko) * 1989-12-30 1992-11-27 삼성전자주식회사 분할된 워드라인을 가지는 메모리장치의 리던던시 구조
KR930000821B1 (ko) * 1990-02-24 1993-02-05 현대전자산업 주식회사 메모리 소자의 저소비 전력 리던던시(Redundancy)회로
JP2575919B2 (ja) * 1990-03-22 1997-01-29 株式会社東芝 半導体記憶装置の冗長回路
US5293564A (en) * 1991-04-30 1994-03-08 Texas Instruments Incorporated Address match scheme for DRAM redundancy scheme
EP0514664A3 (en) * 1991-05-20 1993-05-26 International Business Machines Corporation Dynamic random access memory with a redundancy decoder
KR940006079B1 (ko) * 1991-06-14 1994-07-06 삼성전자 주식회사 반도체 메모리 장치
KR940008211B1 (ko) * 1991-08-21 1994-09-08 삼성전자 주식회사 반도체메모리장치의 리던던트 셀 어레이 배열방법
US6026505A (en) * 1991-10-16 2000-02-15 International Business Machines Corporation Method and apparatus for real time two dimensional redundancy allocation
US5295102A (en) * 1992-01-31 1994-03-15 Sgs-Thomson Microelectronics, Inc. Semiconductor memory with improved redundant sense amplifier control
US5471426A (en) * 1992-01-31 1995-11-28 Sgs-Thomson Microelectronics, Inc. Redundancy decoder
US5278793A (en) * 1992-02-25 1994-01-11 Yeh Tsuei Chi Memory defect masking device
KR950000275B1 (ko) * 1992-05-06 1995-01-12 삼성전자 주식회사 반도체 메모리 장치의 컬럼 리던던시
US5301153A (en) * 1992-06-03 1994-04-05 Mips Computer Systems, Inc. Redundant element substitution apparatus
JP2870320B2 (ja) * 1992-09-29 1999-03-17 日本電気株式会社 半導体メモリ回路
US5392245A (en) * 1993-08-13 1995-02-21 Micron Technology, Inc. Redundancy elements using thin film transistors (TFTs)
JP3530574B2 (ja) * 1994-05-20 2004-05-24 株式会社ルネサステクノロジ 半導体記憶装置
KR0130030B1 (ko) * 1994-08-25 1998-10-01 김광호 반도체 메모리 장치의 컬럼 리던던시 회로 및 그 방법
KR970001564U (ko) * 1995-06-21 1997-01-21 자동차용 후부차체의 보강구조
KR0167678B1 (ko) * 1995-08-22 1999-02-01 김광호 컬럼 리던던시 회로를 가지는 반도체 메모리 장치
US5771195A (en) * 1995-12-29 1998-06-23 Sgs-Thomson Microelectronics, Inc. Circuit and method for replacing a defective memory cell with a redundant memory cell
US5790462A (en) * 1995-12-29 1998-08-04 Sgs-Thomson Microelectronics, Inc. Redundancy control
US6037799A (en) * 1995-12-29 2000-03-14 Stmicroelectronics, Inc. Circuit and method for selecting a signal
KR0179550B1 (ko) * 1995-12-29 1999-04-15 김주용 반도체 메모리 장치의 리던던시 회로
US5612918A (en) * 1995-12-29 1997-03-18 Sgs-Thomson Microelectronics, Inc. Redundancy architecture
US5841709A (en) * 1995-12-29 1998-11-24 Stmicroelectronics, Inc. Memory having and method for testing redundant memory cells
KR100224774B1 (ko) * 1996-06-29 1999-10-15 김영환 반도체 메모리 장치의 컬럼 리던던시 회로
KR100228533B1 (ko) * 1997-06-23 1999-11-01 윤종용 반도체 집적회로의 용단가능한 퓨즈 및 그 제조방법
US5999463A (en) * 1997-07-21 1999-12-07 Samsung Electronics Co., Ltd. Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks
KR100542696B1 (ko) * 2003-11-13 2006-01-11 주식회사 하이닉스반도체 반도체 장치의 리페어 퓨즈 박스
WO2010041336A1 (ja) 2008-10-10 2010-04-15 株式会社壽 筆記具のクリップ取付構造
US10134486B2 (en) * 2016-09-13 2018-11-20 Samsung Electronics Co., Ltd. Memory device including a redundancy column and a redundancy peripheral logic circuit

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS555698B2 (ko) * 1972-06-14 1980-02-08
US4228528B2 (en) * 1979-02-09 1992-10-06 Memory with redundant rows and columns
JPS5677997A (en) * 1979-11-28 1981-06-26 Fujitsu Ltd Semiconductor memory device
US4281398A (en) * 1980-02-12 1981-07-28 Mostek Corporation Block redundancy for memory array
US4346459A (en) * 1980-06-30 1982-08-24 Inmos Corporation Redundancy scheme for an MOS memory
US4389715A (en) * 1980-10-06 1983-06-21 Inmos Corporation Redundancy scheme for a dynamic RAM
JPS59104791A (ja) * 1982-12-04 1984-06-16 Fujitsu Ltd 半導体記憶装置
JPS59119743A (ja) * 1982-12-25 1984-07-11 Nippon Telegr & Teleph Corp <Ntt> 集積回路の冗長構成方式
JPS59121699A (ja) * 1982-12-28 1984-07-13 Toshiba Corp 冗長性回路変更装置
US4556975A (en) * 1983-02-07 1985-12-03 Westinghouse Electric Corp. Programmable redundancy circuit
US4601019B1 (en) * 1983-08-31 1997-09-30 Texas Instruments Inc Memory with redundancy
JPS61217993A (ja) * 1985-03-22 1986-09-27 Mitsubishi Electric Corp 半導体メモリ
JPS632351A (ja) * 1986-06-20 1988-01-07 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
GB8719936D0 (en) 1987-09-30
GB2195480B (en) 1990-12-12
HK18393A (en) 1993-03-12
JPH0535520B2 (ko) 1993-05-26
FR2603129A1 (fr) 1988-02-26
KR890003691B1 (ko) 1989-09-30
SG58292G (en) 1992-07-24
GB2195480A (en) 1988-04-07
FR2603129B1 (fr) 1990-08-17
US4829480A (en) 1989-05-09
JPS6353794A (ja) 1988-03-08
DE3724509A1 (de) 1988-02-25

Similar Documents

Publication Publication Date Title
KR880003329A (ko) 씨 모오스 열 어드레스 리던던씨
KR960016427B1 (ko) 반도체 기억장치
KR950012729A (ko) 반도체 집적회로 장치
KR0180265B1 (ko) 반도체 장치
KR880014577A (ko) 리던던트 저장공간을 갖고 있는 메모리
KR890008837A (ko) 바이폴라 콤프리멘타리 금속산화막 반도체를 사용하는 논리회로와 그 논리회로를 갖는 반도체 메모리장치
KR890015270A (ko) 반도체메모리장치
KR0161306B1 (ko) 반도체 메모리 장치
KR970063278A (ko) 반도체 메모리
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR890012319A (ko) 반도체 집적 회로장치
KR970016535A (ko) 어드레스 디코더
KR860006875A (ko) 반도체 장치
JPH0766669B2 (ja) デコーダバッファ回路
KR960025787A (ko) 플래쉬 메모리 장치
KR930022384A (ko) 반도체 기억 장치
JPH06338189A (ja) カラムアドレス遷移検出回路
JPH0574158B2 (ko)
KR930003164A (ko) 반도체메모리 리던던시 장치
KR950009724A (ko) 반도체메모리장치의 버퍼회로
JPH0785696A (ja) 半導体記憶装置
KR980011454A (ko) 라이트 제어회로
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
KR100271625B1 (ko) 어드레스 천이 합성회로
KR970060242A (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050802

Year of fee payment: 17

EXPY Expiration of term