KR910003594B1 - 스페어컬럼(column)선택방법 및 회로 - Google Patents

스페어컬럼(column)선택방법 및 회로 Download PDF

Info

Publication number
KR910003594B1
KR910003594B1 KR1019880005598A KR880005598A KR910003594B1 KR 910003594 B1 KR910003594 B1 KR 910003594B1 KR 1019880005598 A KR1019880005598 A KR 1019880005598A KR 880005598 A KR880005598 A KR 880005598A KR 910003594 B1 KR910003594 B1 KR 910003594B1
Authority
KR
South Korea
Prior art keywords
spare
normal
bit line
line
input
Prior art date
Application number
KR1019880005598A
Other languages
English (en)
Other versions
KR890017704A (ko
Inventor
배명호
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019880005598A priority Critical patent/KR910003594B1/ko
Priority to NL8900265A priority patent/NL193547C/nl
Priority to GB8902434A priority patent/GB2218547B/en
Priority to JP1027351A priority patent/JP2583304B2/ja
Priority to FR8901469A priority patent/FR2631483B1/fr
Priority to DE3903486A priority patent/DE3903486A1/de
Publication of KR890017704A publication Critical patent/KR890017704A/ko
Priority to US07/579,209 priority patent/US5045720A/en
Application granted granted Critical
Publication of KR910003594B1 publication Critical patent/KR910003594B1/ko
Priority to HK97101703A priority patent/HK1000188A1/xx

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage

Abstract

내용 없음.

Description

스페어칼럼(COLUMN) 선택방법 및 회로
제 1 도는 본 발명의 스페어 칼럼 선택회로도.
제 2 도는 본 발명에서 스페어 칼럼 선택시 각 클럭 동작 상태도 이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 스페어 칼럼 데코더 3 : 스페어 비트라인
4 : 스페어 입출력 라인부 5 : 노말 입출력 라인부
6 : 노말 비트라인 10 : 라인 스위칭부
11 : 노말 칼럼 데코더 17 : 풀업 회로
20 : 노말 라인 풀업 회로 PATH : 패스단
I1: 인버터
MS1－MS4, MN1－MN4: MOS트랜지스터
본 발명은 CMOS 회로를 사용하여 메모리 기억소자에 정보를 입출력시키는 스페어칼럼 선택방법 및 회로에 관한 것이다.
메모리소자에 정보를 입출력시키는 CMOS 회로에는 주로 노말 비트라인과 스페어 비트라인으로 분리시켜 노말 비트라인에 연결되는 메모리셀에 이상이 생겼을 경우, 스페어비트라인에 연결되는 메모리셀에 정보를 입출력 할 수 있게 하고 있다. 그러나 종래의 스페어칼럼 선택방법으로 스페어비트라인을 연결시키는 경우 스페어칼럼용 퓨우즈의 절단 시 발생되는 클럭이 노말칼럼데코더를 디스에어블 시키고 나서 스페어칼럼 데코더를 인에어블 시키는데 대하여 다음과 같은 결점이 발생되는 것이 있다.
첫째, 스페어칼럼데코딩에 지연을 주어서 노말칼럼데코딩이 디스에어블 된 후에 선택되도록 해야 하므로 스페어칼럼 사용시 스피드가 떨어지게 된다. 만일 이 지연 없이 스페어칼럼과 노말칼럼이 동시에 선택되는 시간이 발생할 경우 리드(READ) 기능 수행에서는 스페어 비트라인의 센스앰프와, 노말 비트라인의 센스앰프사이에 입출력 라인을 거쳐서 DC 전류의 패스가 그 시간동안 생기게 되고, 라이트(WRITE)기능 수행 시에는 그 시간동안 스페어 비트라인과 동시에 노말 비트라인에 라이트를 하게 되므로 비트라인이 로딩에 배가된다.
둘째, 스페어칼럼 선택시 노말칼럼데코더를 디스에어블 시키기 위해서 스페어칼럼이 노말칼럼데코딩 회로에 사용되어야 하므로 로직이 복잡해진다.
본 발명은 이와 같은 문제점을 해결하기 위하여 스페어칼럼 선택시 노말칼럼이 연결되는 입출력 라인을 외부의 리드/라이트 패스단과 단절시킬 수 있게 하여 노말칼럼을 디스에어블 시키는 기능이 대체될 수 있어 스페어칼럼의 데코딩 시 지연시간을 갖지 않아 스피드의 손실이 전혀없는 스페어칼럼 선택방법을 제공함에 목적이 있는 것이다. 따라서 리드(READ) 동작시 스페어 비트라인의 센서앰프와 노말비트라인의 센서앰프간에 직류전원이 흐르는 것을 차단할 수 있고, 노말 입출력 라인이 단절되기 때문에 스페어칼럼이 선택될 때의 라인로우딩이 매우 작아져 신속한 리드 및 라이트 동작을 수행할 수 있다.
또한 노말칼럼데코더를 디스에어블 시킬 필요가 없기 때문에 스페어칼럼선택을 알리기 위한 클럭이 노말칼럼데코딩에 관여할 필요가 없이 데코딩로직에 간단화를 기할 수 있다. 또 다른 목적은 칼럼선택시 노말 및 스페어비트라인을 단절시킬 수 있는 스페어칼럼 선택회로를 제공함에 있는 것으로, 스페어비트라인이 연결된 입출력라인부와, 노말비트라인이 연결된 입출력 라인부 사이에 라인스위칭부를 연결하고, 노말비트라인이 연결된 입출력라인부에 노말라인풀업회로를 구성시켜 이 두 회로가 모두 스페어칼럼레코더의 출력에 의하여 컨트롤하도록 한 것이다. 따라서 스페어칼럼이 선택될 경우, 스페어비트라인이 연결된 입출력 라인부와, 노말비트라인이 연결된 입출력 라인부가 분리되고 노말비트라인에 연결된 입출력 라인부를 따로 풀업 시켜 다음 사이클의 동작을 위해 준비되도록 한 것이다.
이하 본 발명의 실시예를 첨부된 도면에 의하여 상세히 설명하면 다음과 같다.
제 1 도는 본 발명의 스페어칼럼 선택회로도로서, 외부의 패스단(PATH)은 일정한 전원(VCC)을 공급시키는 풀업회로(17)와 연결되어 리드(READ) 및 라이트(WRITE)시 정보신호가 입출력되게 구성한 것이다. 그리고 패스단(PATH)과 연결되는 스페어 입출력라인부(4)는 스페어비트라인(3)과 MOS 트랜지스터(MS1-MS4)를 통하여 연결되게 구성한 것으로 좌우측라인이 동일하게 구성한다. 여기서 스페어비트라인(3)에는 메모리셀을 포함한 센서앰프가 연결된다.
노말입출력라인부(5)와 연결되는 노말비트라인(6)도 MOS 트랜지스터(MN1-MN4)를 통하여 연결되게 구성시키되 좌우측 비트라인이 동일하게 구성한 것으로 노말비트라인(6)에도 메모리셀을 포함한 센서앰프가 연결된다. 그리고 스페어입출력라인부(4) 및 노말입출력라인부(5)는 모두 MOS 트랜지스터소자로 구성된 라인스위칭부(10)와 노말라인풀업회로(20)를 통하여 스페어칼럼데코더(1)와 연결되게 구성한 것으로 스페어칼럼데코더(1)의 클럭(ΦD) 에 의하여 라인스위칭부(10)와 노말라인풀업회로(20)가 상호 역구동하게 구성한다.
스페어칼럼데코더(1)에 연결된 인버터(I1)는 스페어비트라인 선택 시 발생되는 클럭(ØSCD)이 MOS 트랜지스터(MS1-MS4)에 인가되게 구성하야 스페어비트라인(3)과 패스단(PATH)이 서로 연결되게 하고, 노말칼럼데코더(11)의 출력인 클럭(ψNCD)은 MOS 트랜지스터(MN1-MN4)의 게이트 측에 인가되게 구성하여 노말비트라인(6)과 패스단(PATH)이 서로 연결되게 한다. 스페어칼럼데코더(1)는 칼럼어드레스 신호(COL,ADD), 스페어칼럼을 선택하는 클럭(ØSC) 비트센싱이 완료되었음을 알리는 클럭(ØY)이 공급되게 구성한 것으로 클럭(ØSC)은 퓨우즈의 절단유무에 따라 H레벨(HIGH LEVEL) 및 L레벨(LOW LEVEL)의 출력이 공급된다.
이와 같이 구성된 본 발명에서 노말칼럼동작시 스페어칼럼데코더(1)의 출력이 H레벨신호로서 출력되어 노말입출력단자를 개방시키는 클럭(ØD)은 H레벨신호로서 출력되고 인버터(I1)를 통하여 스페어칼럼데코더의 출력클럭(ØSCD)은 L레벨신호로서 출력된다. L레벨의 클럭(ØSCD)은 MOS 트랜지스터(MS1-MS4)의 게이트에 인가되어 차단상태를 유지시키므로 스페어비트라인(3)은 스페어입출력라인부(4)와는 개방된 상태로서 분리하게 된다. 또 노말입출력라인부(5)와 스페어입출력라인부(4)는 라인스위칭부(10)의 MOS 트랜지스터가 클럭(ØD)에 의하여 온된 상태를 유지하게되는 라인스위칭부(10)에 의하여 서로 연결되어 노말칼럼데코더(11)에서 노말칼럼데코더의 클럭(ØNCD)이 H레벨 신호로서 공급될 때에 노말비트라인(6)과 외부패스단(PATH)과 연결되어 노말비트라인(6)과 연결되는 메모리셀의 정보를 입출력시킬 수 있게된다. 여기서 풀업회로(17)는 전원(VCC)을 라인에 공급시켜 안정된 동작을 수행할 수 있게 한다.
스페어칼럼 선택 시에는 스페어칼럼용 퓨우즈 절단에 따른 클럭(ØSC)이 발생돼 H레벨 신호가 스페어칼럼데코더(1)에 인가되어 인에어블 시키게 되므로 클럭(ØD)은 L레벨, 클럭(ØSCD)은 H레벨신호로서 출력하게 된다.
이때에 L레벨의 클럭(ØD)이 노말라인풀업회로(20)의 nMOS 트랜지스터 게이트 측에 공급되어 온 시키게 되므로 노말입출력라인(5)을 풀업 시키기 시작한 후에 H레벨의 클럭(ØSCD)을 인버터(I1)를 통하여 발생시켜 MOS 트랜지스터(MS1-MS4)를 턴온시켜 스페어비트라인(3)이 외부 패스단(PATH)과 연결된다. 이때 스페어칼럼의 선택을 알리는 클럭(ØSC)은 노말칼럼데코더(11)를 컨트롤하지 않기때문에 노말칼럼데코더(11)의 출력클럭(ØNCD)은 칼럼어드레스의 받아서 발생하는데(H 레벨시) 스페어입출력라인부(4)와, 노말입출력라인부(5)가 서로 분리되기 때문에 외부의 리드(READ) 또는 라이트(WRITE) 신호가 입출력되는 외부 패스단(PATH)과 연결되지 않고 노말라인 풀업회로(20)에 의해 풀업되어 다음 사이클의 동작을 기다리게 된다.
여기서 스페어칼럼데코더(1)의 클럭(ØSCD)은 항상 스페어입출력라인부(4)와 노말입출력라인부(5)가 분리된 후에 발생하기 때문에 스페어비트라인(3)과 노말비트라인(6)이 연결되는 시간은 논리적으로 배제시킬 수 있고 스페어칼럼데코더(1)에 의해 스페어칼럼이 선택되는 시간은 노말칼럼이 선택되는 시간과 무관하게 정해질 수 있다.
이를 제 2 도에서 살펴보면 제 2 도는 본 발명에서 스페어칼럼 선택시 각 클럭동작 상태도로서 사용자가 원하는 리드 및 라이트 동작에 따라
Figure kpo00001
및
Figure kpo00002
신호를 발생시키게 된다. 여기서
Figure kpo00003
는 로우어드레스 스트로브 신호로써 L레벌시 각각 어드레스신호
Figure kpo00004
의 로우 및 칼럼 데이터가 입력하게 된다, 그리고 상기
Figure kpo00005
신호의 L레벨 시점에서 일정시간 경과 후(이는 로직에 따라 시점이 상이함) 비트라인의 센싱이 완료되어 각 입출력라인과 연결해도 됨을 알리는 클럭(ØY)을 발생시킨다. 이 신호에 의하여 노말칼럼데코더(2)의 출력 클럭(ØNCD)을 발생시켜 노말비트라인 선택 시에는 패스단(PATH)과 연결되게 하고 스페어칼럼 선택 시에는 어드레스신호의 칼럼신호를 받아 스페어칼럼의 선택을 알리는 클럭(ØSC)을 발생시키게 된다. 여기서 노말칼럼 및 스페어칼럼 선택은 퓨우즈의 절단유무에 의해서 결정된다. 그리고 스페어칼럼 선택 시에는 어드레스 신호의 칼럼신호를 받아 클럭(ØNCD)을 발생시키는 것으로 스페어칼럼 및 노말칼럼이 선택되는 시간이 서로 무관하게 정해질 수 있어 스페어칼럼 선택 시 지연되는 시간을 없앨 수가 있는 것이다. 그러나 스페어칼럼 선택 시에는 먼저 노말입출력라인부(5)를 개방시키는 클럭(ØD)을 발생시키는 노말비트라인과는 절단된 상태에서 스페어칼럼데코더의 클럭(ØSCD)을 출력시켜 스페어비트라인이 패스단(PATH)과 연결되게 된다.
이상에서와 같이 본 발명은 스페어비트라인과 연결되는 스페어입출력라인부와, 노말비트라인과 연결되는 노말입출력라인부가 서로 분리되게 한 후 스페어칼럼데코더에 의하여 제어되는 라인스위칭부에 의하여 각각의 비트라인이 선택되게 한 것으로, 스페어칼럼을 선택하는 시간을 노말칼럼의 선택과 무관하게 정할 수가 있어 스페어칼럼 선택시의 지연시간을 없앨 수 있으며, 스페어칼럼 선택 시 노말칼럼데코더를 디스에이블시킬 필요가 없기 때문에 노말칼럼의 데코딩회로를 간단히 구성시킬 수 있는 효과가 있다.

Claims (4)

  1. 노말비트라인에 연결되는 메모리셀 어레이와 스페어비트라인에 연결되는 메모리셀 어레이와 상기 노말비트라인의 데이터를 입출력시키는 노말칼럼데코더와, 상기 스페어비트라인의 데이터를 입출력시키는 스페어칼럼데코더와를 포함하는 반도체 메모리 집적소자에 있어서 노말비트라인 패스단과 연결되는 노말컬럼모우드와, 스페어비트라인이 패스단과 연결되는 노말컬럼 모우드와를 구비하고, 노말컬럼 모우드 시에는 스페어 비트라인이 스페어 입출력라인부와 회로적으로 분리되고 스페어칼럼 모우드 시에는 스페어비트라인이 스페어 입출력 라인부와 회로적으로 연결되도록 제어되는 스페어칼럼 선택방법.
  2. 제 1 항에 있어서, 스페어칼럼 모우드의 선택시 스페어비트라인(3)과 노말비트라인(6)이 서로 분리될 때에 노말비트라인(6)이 연결되는 노말입출력 라인부(5)에 풀업전원이 공급된 다음 사이클의 동작이 준비되도록 한 스페어칼럼 선택방법.
  3. 노말비트라인에 연결되는 메모리셀 어레이와, 스페어비트라인에 연결되는 메모리셀 어레이와, 상기 노말비트라인의 데이터를 입출력시키는 노말칼럼데코더와, 상기 스페어비트라인의 데이터를 입출력키는 스페어칼럼데코더와를 포함하는 반도체메모리 집적소자에 있어서, 스페어비트라인에 있어서 스페어비트라인(3)에 연결된 스페어 입출력 라인부(4)와, 노말비트라인(6)에 연결된 노말입출력 라인부(5) 사이에 스페어칼럼 데코더(1)의 출력에 의하여 구동되는 라인스위칭부(10)를 구성하고, 노말비트라인(6)이 연결된 입출력 라인부(5)에는 노말라인풀업회로(20)를 구성시켜 스페어칼럼 데코더(1)의 출력에 의하여 구동되게 연결시킨 스페어 칼럼 선택회로.
  4. 제 3 항에 있어서, 스페어칼럼데코더(1)에서 라인스위칭부(10) 및 노말라인풀업회로(20)를 컨트롤하게 구성시킨 후 일정지연시간 경과 시 반대위상을 갖고 스페어 비트라인(3)과 스페어 입출력 라인부(4)가 연결되는 클럭을 발생시키도록 스페어칼럼데코더(1)에 인버터(I1)를 연결 구성시킨 스페어칼럼 선택회로.
KR1019880005598A 1988-05-13 1988-05-13 스페어컬럼(column)선택방법 및 회로 KR910003594B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019880005598A KR910003594B1 (ko) 1988-05-13 1988-05-13 스페어컬럼(column)선택방법 및 회로
NL8900265A NL193547C (nl) 1988-05-13 1989-02-03 Halfgeleider-geheugenmatrix met reservegeheugenelementen.
GB8902434A GB2218547B (en) 1988-05-13 1989-02-03 Method for selecting a spare column in a memory and a circuit therefor.
JP1027351A JP2583304B2 (ja) 1988-05-13 1989-02-06 スペアコラムの選択装置
FR8901469A FR2631483B1 (fr) 1988-05-13 1989-02-06 Procede pour selectionner une colonne de reserve dans une memoire numerique et circuit pour sa mise en oeuvr
DE3903486A DE3903486A1 (de) 1988-05-13 1989-02-06 Verfahren und schaltung zur wahl einer ersatzspalte
US07/579,209 US5045720A (en) 1988-05-13 1990-09-05 Method for selecting a spare column and a circuit thereof
HK97101703A HK1000188A1 (en) 1988-05-13 1997-09-02 Method for selecting a spare column in a memory and a circuit therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880005598A KR910003594B1 (ko) 1988-05-13 1988-05-13 스페어컬럼(column)선택방법 및 회로

Publications (2)

Publication Number Publication Date
KR890017704A KR890017704A (ko) 1989-12-16
KR910003594B1 true KR910003594B1 (ko) 1991-06-07

Family

ID=19274345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880005598A KR910003594B1 (ko) 1988-05-13 1988-05-13 스페어컬럼(column)선택방법 및 회로

Country Status (8)

Country Link
US (1) US5045720A (ko)
JP (1) JP2583304B2 (ko)
KR (1) KR910003594B1 (ko)
DE (1) DE3903486A1 (ko)
FR (1) FR2631483B1 (ko)
GB (1) GB2218547B (ko)
HK (1) HK1000188A1 (ko)
NL (1) NL193547C (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH043399A (ja) * 1990-04-19 1992-01-08 Sharp Corp 半導体記憶装置
GB9223226D0 (en) * 1992-11-05 1992-12-16 Algotronix Ltd Improved configurable cellular array (cal ii)
US5392245A (en) * 1993-08-13 1995-02-21 Micron Technology, Inc. Redundancy elements using thin film transistors (TFTs)
US5369314A (en) * 1994-02-22 1994-11-29 Altera Corporation Programmable logic device with redundant circuitry
KR0172393B1 (ko) * 1995-11-22 1999-03-30 김광호 탄력적인 컬럼구제 기능을 가지는 반도체 메모리 장치
US6034536A (en) * 1997-02-05 2000-03-07 Altera Corporation Redundancy circuitry for logic circuits
US6091258A (en) * 1997-02-05 2000-07-18 Altera Corporation Redundancy circuitry for logic circuits
US6107820A (en) 1997-05-23 2000-08-22 Altera Corporation Redundancy circuitry for programmable logic devices with interleaved input circuits
US6201404B1 (en) 1998-07-14 2001-03-13 Altera Corporation Programmable logic device with redundant circuitry
JP3307360B2 (ja) * 1999-03-10 2002-07-24 日本電気株式会社 半導体集積回路装置
US7131039B2 (en) * 2002-12-11 2006-10-31 Hewlett-Packard Development Company, L.P. Repair techniques for memory with multiple redundancy
US9244799B2 (en) 2014-01-06 2016-01-26 International Business Machines Corporation Bus interface optimization by selecting bit-lanes having best performance margins

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228528B2 (en) * 1979-02-09 1992-10-06 Memory with redundant rows and columns
DE3071955D1 (en) * 1979-06-15 1987-05-27 Fujitsu Ltd Semiconductor memory device
JPS5685934A (en) * 1979-12-14 1981-07-13 Nippon Telegr & Teleph Corp <Ntt> Control signal generating circuit
US4538245A (en) * 1982-04-12 1985-08-27 Seeq Technology, Inc. Enabling circuit for redundant word lines in a semiconductor memory array
DE3311427A1 (de) * 1983-03-29 1984-10-04 Siemens AG, 1000 Berlin und 8000 München Integrierter dynamischer schreib-lesespeicher
JPS60130000A (ja) * 1983-12-15 1985-07-11 Mitsubishi Electric Corp 半導体記憶装置
DE3514079C2 (de) * 1984-04-19 1995-05-18 Nissan Motor Ausfallsicherungsschaltung
JPH0648822B2 (ja) * 1985-03-04 1994-06-22 株式会社日立製作所 デイジタル伝送系における異常処理方法
JP2530610B2 (ja) * 1986-02-27 1996-09-04 富士通株式会社 半導体記憶装置
JPS62153700U (ko) * 1986-03-20 1987-09-29
JPS62250600A (ja) * 1986-04-22 1987-10-31 Sharp Corp 半導体集積回路装置
KR890003488B1 (ko) * 1986-06-30 1989-09-22 삼성전자 주식회사 데이터 전송회로
KR890003691B1 (ko) * 1986-08-22 1989-09-30 삼성전자 주식회사 블럭 열 리던던씨 회로
JP2603206B2 (ja) * 1987-03-16 1997-04-23 シーメンス、アクチエンゲゼルシヤフト 多段集積デコーダ装置
US4800302A (en) * 1987-07-17 1989-01-24 Trw Inc. Redundancy system with distributed mapping

Also Published As

Publication number Publication date
KR890017704A (ko) 1989-12-16
HK1000188A1 (en) 1998-01-23
JP2583304B2 (ja) 1997-02-19
NL193547C (nl) 2000-01-04
US5045720A (en) 1991-09-03
JPH0218796A (ja) 1990-01-23
DE3903486A1 (de) 1989-11-23
GB2218547B (en) 1992-10-14
GB8902434D0 (en) 1989-03-22
FR2631483A1 (fr) 1989-11-17
GB2218547A (en) 1989-11-15
NL193547B (nl) 1999-09-01
FR2631483B1 (fr) 1994-01-07
DE3903486C2 (ko) 1991-06-27
NL8900265A (nl) 1989-12-01

Similar Documents

Publication Publication Date Title
US5479374A (en) Semiconductor memory device employing sense amplifier control circuit and word line control circuit
US6282128B1 (en) Integrated circuit memory devices having multiple data rate mode capability and methods of operating same
KR960016427B1 (ko) 반도체 기억장치
KR910003594B1 (ko) 스페어컬럼(column)선택방법 및 회로
EP0639000B1 (en) Flip-flop type amplifier circuit
KR100299889B1 (ko) 동기형신호입력회로를갖는반도체메모리
KR100206928B1 (ko) 반도체 메모리의 데이타라인 등화 제어회로
JPH03203091A (ja) 半導体記憶装置
US5579268A (en) Semiconductor memory device capable of driving word lines at high speed
JP2000048593A (ja) 冗長デコ―ディング回路及びその制御方法
US5349557A (en) Semiconductor memory device
US6134174A (en) Semiconductor memory for logic-hybrid memory
US4800552A (en) Semiconductor memory device with reset signal generating circuit
JP2781172B2 (ja) アドレス遷移検出回路
KR100203140B1 (ko) 입력 누설 전류가 없는 자동 모드 선택 장치
JP3297949B2 (ja) Ｃｍｏｓカレントセンスアンプ
US5886941A (en) Address decoder and address decoding method
JPH04346000A (ja) 半導体メモリ装置
KR100209747B1 (ko) 출력버퍼회로
JPH05128866A (ja) ランダムアクセスメモリの書き込み、読出し制御回路
KR960003404B1 (ko) 리던던시 장치를 가지는 반도체 메모리 장치
US5608675A (en) Current control circuit for sense amplifier
US7031200B2 (en) Data output apparatus for memory device
US6269044B1 (en) Semiconductor memory device employing an abnormal current consumption detection scheme
KR960006383B1 (ko) 에스램 회로

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050506

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee