NL8900265A

NL8900265A - Werkwijze en schakeling voor het selecteren van een reservekolom.

Info

Publication number: NL8900265A
Application number: NL8900265A
Authority: NL
Original assignee: Samsung Electronics Co Ltd
Priority date: 1988-05-13
Filing date: 1989-02-03
Publication date: 1989-12-01
Also published as: NL193547B; NL193547C; US5045720A; GB2218547A; KR910003594B1; JP2583304B2; FR2631483B1; DE3903486A1; GB2218547B; JPH0218796A; DE3903486C2; KR890017704A; GB8902434D0; HK1000188A1; FR2631483A1

Description

4 NL 35.712-dV/mvl

Werkwijze en schakeling voor het selecteren van een reserve-kolom.

De uitvinding heeft betrekking op een werkwijze voor het selecteren van een reservekolom, alsmede op een schakeling voor het toepassen daarvan voor het lezen en opslaan van gegevens uit resp. in een geheugencel met MOS-5 transistors.

Bij een met MOS-transistors uitgevoerde schakeling voor het lezen en opslaan van gegevens uit resp. in een geheugencel, zijn een normale bitlijn en een reservebitlijn aanwezig. Indien er iets mis is met de normale bitlijn, 10 worden de gegevens gelezen en geschreven uit resp. in een geheugencel, die is verbonden met de reservebitlijn.

Bij de bekende wijze van selecteren van een reservekolom, die is verbonden met een reservebitlijn, geeft een kloksignaal, dat wordt geproduceerd door het vernietigen van 15 een smeltelement voor de reservekolom, een decodeerorgaan vrij na het uitschakelen van een normaal kolom-decodeer-orgaan. Deze bekende methode heeft de volgende nadelen.

Aangezien de reservekolom moet worden geselecteerd na het blokkeren van het normale kolomdecodeerorgaan, treedt 20 in de eerste plaats enige tijdvertraging op, waardoor de snelheid afneemt bij het gebruik van de reservekolom.

Wanneer de reservekolom en de normale kolom gelijktijdig worden geselecteerd voor een leescyclus zonder deze tijdvertraging, treedt een gelijkstroompad op via een invoer/ 25 uitvoerlijn tussen een leesversterker van de reservebitlijn en die van de normale bitlijn gedurende de leescyclus; voor een schrijfcyclus wordt, aangezien gelijktijdig gegevens worden geschreven via de reservebitlijn en de normale bitlijn, het belastingseffekt van de bitlijn verdubbeld.

30 Wanneer de reservekolom wordt geselecteerd, wordt in de tweede plaats, aangezien het kloksignaal voor het selecteren van de reservekolom wordt geleverd aan het normale decodeerorgaan om het normale kolomdecodeerorgaan te blokkeren, de constructie van de logica gecompliceerd.

35 De onderhavige uitvinding beoogt een werkwijze van 8S00265.

-2 - de in de aanhef genoemde soort te verschaffen, waarbij geen snelheidsverlies optreedt, doordat bij de selectie van de reservekolom de functie van het blokkeren van een normale kolom wordt vervangen door de resulterende functie van de 5 structuur, waarbij invoer/uitvoerlijnen, die zijn verbonden met de normale kolom kunnen worden geïsoleerd van een extern lees/schrijfpad, en waarbij geen tijdvertraging optreedt bij het decoderen van de reservekolom.

Bij de leescyclus kan derhalve een gelijkstroom-10 bron tussen de leesversterker van de reservebitlijn en die van de normale bitlijn worden weggenomen en aangezien in dit geval de normale invoer/uitvoerlijn open is, wordt het effekt van de bitlijnbelasting verlaagd tot een zeer kleine waarde bij de selectie van de reservekolom. Bijgevolg kan 15 een snelle lees- en schrijfwerking worden bereikt.

Doordat het normale kolomdecodeerorgaan niet behoeft te worden geblokkeerd, wordt een vereenvoudiging van de decodeerlogica bereikt, omdat een kloksignaal voor het selecteren van de reservekolom geen samenhang heeft met het 20 decoderen van het normale kolomdecodeerorgaan.

Een ander doel van de onderhavige uitvinding is het verschaffen van een reservekolom-selectieschakeling, welke een reservebitlijn kan scheiden van een normale bitlijn bij de selectie van een kolomdecodeerorgaan. Een 25 lijnschakeleenheid is intern verbonden met de I/O-eenheid, die is verbonden met de reservebitlijn en met de 1/0-eenheid, die is verbonden met de normale bitlijn en met de normale optrekschakeling, die is gevormd in de I/O-eenheid, die is verbonden met de normale bitlijn, en deze twee 30 schakelingen zijn zodanig ontworpen, dat zij worden bestuurd door de uitgang van het reservekolom-decodeerorgaan.

In geval van selecteren van een reservekolom, wordt derhalve de I/O-eenheid, die is verbonden met de reservebitlijn, gescheiden van de met de normale bitlijn 35 verbonden I/O-eenheid, waarbij deze eenheid zo is uitgevoerd, dat deze gereed is voor een volgende werkcyclus met onafhankelijk optrekken.

De uitvinding wordt hierna nader toegelicht aan de hand van de tekening, waarin een uitvoeringsvoorbeeld is 89 002SS.1 -3 - Η weergegeven.

Fig. 1 is een schema van een reservekolom-selectieschakeling volgens de uitvinding.

Fig. 2 geeft verschillende signalen weer voor het 5 selecteren van een reservekolom in fig. 1.

In fig, 1 is een reservekolom-selectieschakeling weergegeven, waarbij een externe baan PATH is aangebracht voor het overdragen van informatie gedurende lees- en schrijfcycli in samenwerking met een optrekschakeling 17, 10 welke een constante voedingsspanning V levert.

CC

Een paar reserve-invoer/uitvoer-lijneenheden 4 en 4', die elk zijn verbonden met de externe baan, zijn symmetrisch gekoppeld met reservebitlijnpaar 3 resp. 3' via MOS-transistorparen MS1-MS4 en MS1'-MS4'. Elke aansluiting 15 van de bitlijn van het reservebitlijnpaar is verbonden met een bijbehorende leesversterker met geheugencel (niet weergegeven).

Op overeenkomstige wijze is een normaal invoer/ uitvoer-lijneenhedenpaar 5 en 5' symmetrisch gekoppeld met 20 een normaal bitlijnenpaar 6 resp. 6' via MOS-transistorparen MN1-MN4 en MN1’-MN4'. Elke aansluiting van de bitlijn van het normale bitlijnenpaar is verbonden met een bijbehorende leesversterker met geheugencel (niet weergegeven). Het re-serve-invoer/uitvoerlijneenhedenpaar 4 en 4’ en het normale 25 invoer/uitvoerlijneenhedenpaar 5 en 5' zijn verbonden met een bijbehorend lijnschakelpaar 10 en 10' en een normaal lijnoptrekpaar 20 en 20', waarbij alle eenheden MOS-transis-tors omvatten. Een reservekolom-decodeerorgaan 1 is verbonden met het lijnschakelpaar en het normale lijnoptrekpaar.

30 Het lijnschakelpaar 10 en 10' en het normale lijnoptrekpaar 20 en 20' worden complementair bestuurd door een klok-signaal 0 van het reservekolom-decodeerorgaan 1.

D

Een invertor I , die is verbonden met het reservekolom-decodeerorgaan 1 levert een kloksignaal 0 dat wordt

SCD

35 geleverd ten tijde van de selectie van het reservebitlijnen-paar teneinde het reservelijnenpaar 3 en 3' te verbinden met de baan PATH als gevolg van het toevoeren van het kloksignaal 0 aan het MOS-transistorpaar MS1-MS4 en

SCD

MSI1-MS41. Een kloksignaal 0 dat wordt geleverd door een

NCD

Θ900265' -4 - normaal kolomdecodeerorgaan 11, wordt geleverd aan de poorten van de MOS-transistorparen MN1-MN4 en MN1'-MN4’, zodanig dat het normale bitlijnenpaar 6 en 6' en de baan PATH met elkaar worden verbonden.

5 Een kolomadressignaal COLADD, een reservekolom- selectiesignaal 0 en een kloksignaal 0 dat aangeeft of

SC Y

een bitleesbewerking is afgelopen, worden geleverd aan het reservekolom-decodeerorgaan 1. Een logisch niveau van het reservekolomselectiesignaal 0 , onafhankelijk van het hoog

SC

10 of laag zijn daarvan, wordt bepaald door de aansluiting of onderbreking van een smeltelement.

Hiermee is de opbouw van de schakeling beschreven, en volgt nu een beschrijving van de werking van de schakeling.

15 Tijdens de werking van de normale kolom wekt een uitvoer van het reservekolom-decodeerorgaan 1, dat een hoog niveau heeft, het kloksignaal 0 op, dat een normale

D

invoer/uitvoereenheid opent, waarbij het kloksignaal 0

SCD

via de invertor I een laag niveau heeft. Het kloksignaal 20 0 met laag niveau wordt geleverd aan de poort van de

SCD

MOS-transistors MS1-MS4, MSI'-MS4', teneinde deze in de uitgeschakelde toestand te houden. Het reservebitlijnpaar 3 en 3’ worden derhalve gescheiden van het reserve-invoer/ uitvoerlijnpaar 4 en 4' in hun open toestand.

25 Het normale invoer/uitvoerlijnenpaar 5 en 5' en het reserve-invoer/uitvoerlijnenpaar 4 en 4' zijn met elkaar verbonden door het lijnschakelpaar 10 en 10'. Het normale bitlijnpaar 6 en 6’ is verbonden met de externe baan PATH voor het normale kolomdecodeerkloksignaal 0 met hoog

NCD

30 niveau, dat wordt opgewekt door het normale kolomdecodeerorgaan 11, zodat de informatie van een geheugencel kan worden overgedragen. Op dat moment levert de optrekschake- ling 17 de voedingsspanning V aan de lijnen van de baan cc voor een stabiele werking.

35 Voor het selecteren van de reservekolom wordt het kloksignaal 0 laag en het kloksignaal 0 hoog, aangezien

D SCD

het kloksignaal 0 wordt opgewekt in overeenstemming met

SC

het uitschakelen van het smeltelement voor de reservekolom.

Aangezien de PMOS-transistors van de normale lijn- 89 00265 .^ -5 - optrekcircuits 20 en 20’ worden aangeschakeld door het leveren van het kloksignaal 0 met laag niveau, schakelt op

, D

dit moment het kloksignaal 0 met een hoog niveau via de

SCD

invertor I het MOS-transistorpaar MS1-MS4 en MS1'-MS4' aan, 1 5 na het starten van het optrekken van het normale invoer/ uitvoerlijnenpaar 5 en 5', zodat het reservebitlijnenpaar 3 en 3' wordt gekoppeld met de externe baan PATH.

Het kloksignaal 0 , dat het selecteren van de

SC

reservekolom aangeeft, bestuurt niet het kolomdecodeer-10 orgaan 11 en het kloksignaal 0 , dat wordt opgewekt door

NCD

het normale kolomdecodeerorgaan 11, wordt bestuurd door het signaal van een kolomadressignaal. Bij een hoog niveau van 0 worden het reserve-invoer/uitvoerlijnenpaar 4 en 4' en

SC

het normale invoer/uitvoerlijnenpaar 5 en 5' van elkaar 15 gescheiden en bijgevolg de externe baan niet daarmee verbonden, zodat de invoer/uitvoerlijnen ten opzichte van de normale bitlijnen op de volgende cyclus wachten bij opgetrokken toestand door de normale lijnoptrekcircuits 20 en 20’. Aangezien het kloksignaal 0 altijd wordt opgewekt

SCD

20 na het scheiden van het reserve-invoer/uitvoerlijnenpaar 4 en 4' van het normale invoer/uitvoerlijnenpaar 5 en 5', kan de tijd, die nodig is om het reservebitlijnenpaar 3 en 3’ te verbinden met het normale bitlijnenpaar 5 en 6' logisch worden uitgesloten en kan de tijd, die nodig is om de 25 reservekolommen te selecteren door het reservekolom- decodeerorgaan 1, worden bepaald zonder relatie tot de tijd, die nodig is voor het selecteren van de normale kolom.

Fig. 2 toont grafisch verschillend kloksignalen voor het selecteren van de reservekolom in fig. 1. Een 30 kloksignaal RAS is een "rij-adresstrobe"-signaal en CAS is een "kolomadresstrobe"-signaal en bij elk laag niveau van elk signaal worden bepaalde adressignalen voor rij of kolom geleverd aan adreslijnen. Na het verstrijken van een bepaalde tijd, die anders is bij een andere logica voor het 35 RAS-signaal bij een laag niveau, wordt een leesbewerking tussen bitlijnen voltooid, zodat het kloksignaal 0 wordt

Y

opgewekt, dat de verbinding met de invoer/uitvoerlijnen aangeeft. In overeenstemming met het signaal 0 , wordt het

Y

signaal 0 van het uitgangssignaal van het normale kolom-

MCD

8900265.' -6 - * decodeerorgaan 2 opgewekt, om de baan PATH te verbinden met de normale bitlijneenheden bij de selectie van een normale bitlijn en bij de selectie van de reservekolom wordt het kloksignaal 0 opgewekt uit het kolomadressignaal om de

SC

5 selectie van de reservekolom aan te geven. De selectie van de normale of reservekolom wordt bepaald overeenkomstig de aan- of uitstatus van het smeltelement. Bij de selectie van de reservekolom wordt het kloksignaal 0 opgewekt door het

NCD

kolomsignaal van het kolomadres en de tijd, die nodig is 10 voor het selecteren van de reservekolom en de tijd, die nodig is voor het selecteren van de normale kolom kunnen zonder onderlinge samenhang worden gedefinieerd, zodat derhalve met de tijdvertraging, die optreedt bij de selectie van de reservekolom, door de gebruiker geen rekening behoeft 15 te worden gehouden.

Bij de selectie van de reservekolom moet echter eerst het kloksignaal 0 worden opgewekt, dat de normale

D

invoer/uitvoerlijnen aanschakelt en in de uitgeschakelde toestand voor de normale bitlijn, wordt het kloksignaal 0

SCD

20 van het reservekolom-decodeerorgaan opgewekt om de reserve-bitlijn te verbinden met de baan PATH.

Zoals hierboven is beschreven zijn bij de schakeling volgens de uitvinding de reserve-invoer/uitvoer-eenheden, die zijn verbonden met de reservebitlijnparen 25 zodanig aangebracht, dat zij zijn geïsoleerd van de normale invoer/uitvoerlijneenheden of -lijnen, die zijn verbonden met de normale bitlijnen, waarbij elke bitlijn zodanig is ontworpen, dat deze kan worden geselecteerd door middel van de overeenkomstige lijnschakeleenheid, welke wordt bestuurd 30 door het reservekolom-decodeerorgaan.

De tijd die nodig is voor het selecteren van de reservekolom kan onafhankelijk van de selectie van de normale kolom worden bepaald, waardoor de tijdvertraging, die optreedt bij de selectie van de reservekolom door de 35 gebruiker kan worden verwaarloosd.

Voorts kan bij de selectie van de reservekolom het decodeercircuit voor het normale kolomdecodeerorgaan worden vereenvoudigd doordat het niet nodig is het normale kolomdecodeerorgaan te blokkeren.

8900265 .'

;X

-7 -

De uitvinding is niet beperkt tot het in het voorgaande beschreven uitvoeringsvoorbeeld, dat binnen het kader der uitvinding op verschillende manieren kan worden gevarieerd.

8900265.

Claims

1. Werkwijze voor het selecteren van een reserve-kolom, met het kenmerk, dat een reserve-invoer/ uitvoer-lijnenpaar, dat is verbonden met een reservebitlijnenpaar, en een normaal invoer/uitvoerlijnenpaar, dat is verbonden 5 met een normaal bitlijnenpaar, van elkaar worden gescheiden, wanneer een reservekolom wordt geselecteerd en met elkaar worden verbonden wanneer de normale kolom wordt geselecteerd.

2. Werkwijze volgens conclusie 1, met het kenmerk, dat het normale invoer/uitvoerlijnenpaar, dat is 10 verbonden met het normale bitlijnenpaar een optrek-voedingsspanning ontvangt, teneinde een volgende lees/ schrijfcyclus voor te bereiden, wanneer het reservebitlijnenpaar en het normale bitlijnenpaar worden gescheiden.

3^ Reservekolom-selectieschakeling, gekenmerkt 15 door een lijnschakelpaar, dat is aangebracht tussen een reserve-invoer/uitvoerlijnenpaar, dat is verbonden met een reservebitlijnenpaar en een normaal invoer/uitvoerlijnenpaar, dat is verbonden met een normaal bitlijnenpaar, waarbij het lijnschakelpaar bestuurbaar is door een uitgang 20 van een reservekolom-decodeerorgaan, en een normaal lijn-optrekpaar, dat is verbonden met de overeenkomstige normale invoer/uitvoerlijn, teneinde door de uitgang van het reservekolom-decodeerorgaan te worden gestuurd.

4. Reservekolom-selectieschakeling volgens conclu-25 sie 3, gekenmerkt door een invertor, welke een klok- signaal levert met een geïnverteerde signaalfase voor het verbinden van het reserve-invoer/uitvoerlijnenpaar met het reservebitlijnenpaar. 8900265/