KR100505393B1 - 출력위상 선택이 가능한 칩 인에이블 버퍼 - Google Patents

출력위상 선택이 가능한 칩 인에이블 버퍼 Download PDF

Info

Publication number
KR100505393B1
KR100505393B1 KR10-1998-0038441A KR19980038441A KR100505393B1 KR 100505393 B1 KR100505393 B1 KR 100505393B1 KR 19980038441 A KR19980038441 A KR 19980038441A KR 100505393 B1 KR100505393 B1 KR 100505393B1
Authority
KR
South Korea
Prior art keywords
output
inverter
chip enable
pmos transistor
fuse
Prior art date
Application number
KR10-1998-0038441A
Other languages
English (en)
Other versions
KR20000020031A (ko
Inventor
천봉재
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-1998-0038441A priority Critical patent/KR100505393B1/ko
Publication of KR20000020031A publication Critical patent/KR20000020031A/ko
Application granted granted Critical
Publication of KR100505393B1 publication Critical patent/KR100505393B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 출력위상 선택이 가능한 칩 인에이블 버퍼에 관한 것으로, 종래의 장치에 있어서는 칩 인에이블 신호의 입력 위상에 따른 출력 위상이 고정되어 있어 사용자가 외부에서 원하는 신호의 위상과 맞지 않을 경우 사용할 수 없는 문제점이 있었다. 따라서, 본 발명은 소오스에 전원전압을 입력받는 피모스 트랜지스터(MP1)와; 게이트가 상기 피모스 트랜지스터(MP1)의 게이트에 공통 접속되어 칩 인에이블 신호(CEIN)를 입력받고, 드레인이 상기 피모스 트랜지스터(MP1)의 드레인에 공통 접속되고, 소오스가 접지된 엔모스 트랜지스터(MN1)와; 상기 피모스 및 엔모스 트랜지스터(MP1,MN1)의 공통 접속점의 출력을 반전시켜 출력하는 인버터(I1)로 구성된 칩 인에이블 버퍼에 있어서, 인버터(I1)의 앞단에 퓨즈가 끊기면 출력위상을 반전시키는 출력위상 선택부를 더 포함하여 칩 제조의 최종 단계에서 사용자의 요구에 의해 퓨즈를 끊거나 끊지 않음에 따라 간단하게 출력위상을 반전할 수 있게 하는 효과가 있다.

Description

출력위상 선택이 가능한 칩 인에이블 버퍼
본 발명은 출력위상 선택이 가능한 칩 인에이블 버퍼에 관한 것으로, 특히 칩 인에이블 신호 입력시 그 출력 위상을 반전할 수 있도록 하여 사용자의 필요에 따라 칩 인에이블 신호를 선택 사용할 수 있게 함으로써 응용 회로의 구성을 보다 간단히 할 수 있게 하는 출력위상 선택이 가능한 칩 인에이블 버퍼에 관한 것이다.
칩 인에이블 버퍼는 많은 칩에 달려 있는 것으로 여기에 신호를 주지 않으면 그 칩이 아예 동작을 하지 않게 되어, 기판상에 있는 여러 칩들 중에서 필요한 칩만을 선택적으로 사용할 수 있게 해주는 역할을 한다.
도1은 종래 칩 인에이블 버퍼의 구성을 보인 회로도로서, 이에 도시된 바와 같이 소오스에 전원전압을 입력받는 피모스 트랜지스터(MP1)와; 게이트가 상기 피모스 트랜지스터(MP1)의 게이트에 공통 접속되어 칩 인에이블 신호(CEIN)를 입력받고, 드레인이 상기 피모스 트랜지스터(MP1)의 드레인에 공통 접속되고, 소오스가 접지된 엔모스 트랜지스터(MN1)와; 상기 피모스 및 엔모스 트랜지스터(MP1,MN1)의 공통 접속점의 출력을 반전시켜 출력하는 인버터(I1)로 구성된 종래 장치의 동작 및 작용을 설명하면 다음과 같다.
칩 인에이블 신호(CEIN)의 입력으로 '하이'레벨의 신호가 입력되면 피모스 트랜지스터(MP1)는 턴오프되고, 반대로 엔모스 트랜지스터(MN1)는 턴온되어 드레인을 통해 출력된 '로우'레벨의 신호가 인버터(I1)에 의해 반전되어 '하이'레벨로 출력된다.
다음, 칩 인에이블 신호(CEIN)가 '로우'레벨이면 피모스 트랜지스터(MP1)는 턴온되고, 엔모스 트랜지스터(MN1)는 턴오프되어 '하이'레벨의 신호가 인버터(I1)를 통해 반전되어 '로우'레벨이 된다.
이와 같이, 상기 종래의 장치에 있어서는 칩 인에이블 신호의 입력 위상에 따른 출력 위상이 고정되어 있어 사용자가 외부에서 원하는 신호의 위상과 맞지 않을 경우 사용할 수 없는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창출한 것으로, 출력 위상이 사용자가 원하는 위상과 맞지 않을 경우 간단히 퓨즈를 끊음으로써 출력위상을 반전시키는 출력위상 선택이 가능한 칩 인에이블 버퍼를 제공 하는데 그 목적이 있다.
본 발명의 제 1 실시예는 칩 인에이블 신호를 수신하는 인버터형 버퍼와, 상기 인버터형 버퍼의 출력신호를 수신하는 출력위상 선택부와, 상기 출력위상 선택부의 출력신호를 수신하여 반전시키는 인버터를 구비하며, 상기 출력위상 선택부는 스위칭 제어 신호에 의하여 제어되는 제 1 신호 전달 경로와 제 2 신호 전달 경로와, 퓨즈 수단을 이용하여 상기 스위칭 제어 신호를 생성하는 제어 신호 생성부를 구비하며, 상기 퓨즈 수단의 퓨즈를 끊지 않은 경우, 상기 스위칭 제어 신호는 상기 제 1 신호 전달 경로를 선택하여 상기 인버터형 버퍼의 출력을 반전시키지 않은 상태에서 상기 인버터로 전달하고, 상기 퓨즈 수단의 퓨즈가 끊긴 경우, 상기 스위칭 제어 신호는 상기 제 2 신호 전달 경로를 선택하여 상기 인버터형 버퍼의 출력을 반전시켜 상기 인버터로 전달한다.
또한 본 발명의 구성은, 소오스에 전원전압을 입력받는 피모스 트랜지스터(MP1)와; 게이트가 상기 피모스 트랜지스터(MP1)의 게이트에 공통 접속되어 칩 인에이블 신호(CEIN)를 입력받고, 드레인이 상기 피모스 트랜지스터(MP1)의 드레인에 공통 접속되고, 소오스가 접지된 엔모스 트랜지스터(MN1)와; 상기 피모스 및 엔모스 트랜지스터(MP1,MN1)의 공통 접속점의 출력을 반전시켜 출력하는 인버터(I1)로 구성된 칩 인에이블 버퍼에 있어서, 인버터(I1)의 앞단에 퓨즈가 끊기면 출력위상을 반전시키는 출력위상 선택부를 더 포함하여 구성함으로써 달성되는 것으로, 본 발명에 따른 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도2는 본 발명에 의한 출력위상 선택이 가능한 칩 인에이블 버퍼의 회로도로서, 이에 도시한 바와 같이 소오스에 전원전압을 입력받는 피모스 트랜지스터(MP1)와; 게이트가 상기 피모스 트랜지스터(MP1)의 게이트에 공통 접속되어 칩 인에이블 신호(CEIN)를 입력받고, 드레인이 상기 피모스 트랜지스터(MP1)의 드레인에 공통 접속되고, 소오스가 접지된 엔모스 트랜지스터(MN1)와; 상기 피모스 및 엔모스 트랜지스터(MP1,MN1)의 공통 접속점의 출력을 반전시켜 출력하는 인버터(I1)로 구성된 칩 인에이블 버퍼에 있어서, 인버터(I1)의 앞단에 퓨즈가 끊기면 출력위상을 반전시키는 출력위상 선택부(100)를 더 포함하여 구성한다.
여기서, 상기 출력위상 선택부(100)는 소오스에 전원전압(VCC)을 입력받고, 드레인이 일측이 접지(VSS)된 퓨즈(F1)와 직렬로 접속된 피모스 트랜지스터(MP2)와; 게이트가 상기 피모스 트랜지스터(MP2) 및 퓨즈(F1)의 접속점(N3)에 연결되고, 소오스와 드레인에 전원전압(VCC)이 연결된 피모스 트랜지스터(MP3)와; 입력측이 상기 접속점(N3)에 연결되고, 출력측이 상기 피모스 트랜지스터(MP2)의 게이트에 접속된 인버터(I4)와; 엔모스 및 피모스측이 상기 인버터(I4)와 피모스 트랜지스터(MP2)의 접속점(N2)에 공통 접속되고 서로 직렬 연결되어 상기 피모스 및 엔모스 트랜지스터(MP1,MN1)의 공통 접속점(N1)의 출력을 공통으로 입력받는 전송게이트(T1,T2)와; 입력측이 상기 접속점(N2)에 연결되고, 출력측이 상기 전송게이트(T1,T2)의 피모스 및 엔모스측에 접속된 인버터(I3)와; 상기 전송게이트(T2)의 출력측에 연결되는 인버터(I2)와; 상기 전송게이트(T1)의 출력측과 인버터(I2)의 출력측이 공통 접속되어 구성한 것으로, 이와 같이 구성한 본 발명의 동작 및 작용을 설명한다.
일단, 퓨즈(F1)를 끊지 않은 상태일 경우는 도3의 (a)와 같이 칩 인에이블 신호(CEIN)가 '하이'레벨로 입력되면 엔모스 트랜지스터(MN1)이 턴온되어 접속점(N1)은 '로우'레벨이 되고, 접속점(N3)은 퓨즈(F1)를 통해 접지(VSS)되어 '로우'레벨이 되어 인버터(I4)의 출력측(N2)은 '하이'레벨이 되고, 따라서 전송게이트(T1)는 턴온되고 다른 전송게이트(T2)는 턴오프되어 인버터(I1)의 최종 출력(CEOUT)은 '하이'레벨이 된다.
반대로, 칩 인에이블 신호(CEIN)가 '로우'레벨일 경우는 피모스 트랜지스터(MP1)가 턴온되어 접속점(N1)은 '하이'레벨이 되고, 접속점(N3)은 퓨즈(F1)를 통해 접지(VSS)되어 '로우'레벨이 되어 인버터(I4)의 출력측(N2)은 '하이'레벨이 되고, 따라서 전송게이트(T1)는 턴온되고 다른 전송게이트(T2)는 턴오프되어 인버터(I1)의 최종 출력(CEOUT)은 '로우'레벨이 된다.
다음, 퓨즈(F1)를 끊었을 경우는 도3의 (b)와 같이 칩 인에이블 신호(CEIN)가 '하이'레벨로 입력되면 엔모스 트랜지스터(MN1)가 턴온되어 접속점(N1)은 '로우'레벨이 되고, 접속점(N3)은 '하이'레벨이 되어 인버터(I4)의 출력측(N2)은 '로우'레벨이 되고, 따라서 전송게이트(T2)는 턴온되고 다른 전송게이트(T1)는 턴오프되어 인버터(I1)의 최종 출력(CEOUT)은 '로우'레벨이 된다.
반대로, 칩 인에이블 신호(CEIN)가 '로우'레벨일 경우는 피모스 트랜지스터(MP1)이 턴온되어 접속점(N1)은 '하이'레벨이 되고, 접속점(N3)은 '하이'레벨이 되어 인버터(I4)의 출력측(N2)은 '로우'레벨이 되고, 따라서 전송게이트(T2)는 턴온되고 다른 전송게이트(T1)는 턴오프되어 인버터(I1)의 최종 출력(CEOUT)은 '하이'레벨이 된다.
이상에서 설명한 바와 같이 본 발명 출력위상 선택이 가능한 칩 인에이블 버퍼는 칩 제조의 최종 단계에서 사용자의 요구에 의해 퓨즈를 끊거나 끊지 않음에 따라 간단하게 출력위상을 반전할 수 있게 하는 효과가 있다.
도1은 종래 칩 인에이블 버퍼의 구성을 보인 회로도.
도2는 본 발명에 의한 출력위상 선택이 가능한 칩 인에이블 버퍼의 회로도.
도3은 도2에서 칩 인에이블 신호의 입력위상과 출력위상과의 관계를 보인 파형도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 출력위상 선택부 I1∼I4 : 인버터
MP1∼MP3 : 피모스 트랜지스터 MN1 : 엔모스 트랜지스터
T1,T2 : 전송게이트 F1 : 퓨즈

Claims (2)

  1. 칩 인에이블 신호를 수신하는 인버터형 버퍼와, 상기 인버터형 버퍼의 출력신호를 수신하는 출력위상 선택부와, 상기 출력위상 선택부의 출력신호를 수신하여 반전시키는 인버터를 구비하며,
    상기 출력위상 선택부는 스위칭 제어 신호에 의하여 제어되는 제 1 신호 전달 경로와 제 2 신호 전달 경로와, 퓨즈 수단을 이용하여 상기 스위칭 제어 신호를 생성하는 제어 신호 생성부를 구비하며,
    상기 퓨즈 수단의 퓨즈를 끊지 않은 경우, 상기 스위칭 제어 신호는 상기 제 1 신호 전달 경로를 선택하여 상기 인버터형 버퍼의 출력을 반전시키지 않은 상태에서 상기 인버터로 전달하고,
    상기 퓨즈 수단의 퓨즈가 끊긴 경우, 상기 스위칭 제어 신호는 상기 제 2 신호 전달 경로를 선택하여 상기 인버터형 버퍼의 출력을 반전시켜 상기 인버터로 전달하는 것을 특징으로 하는 출력위상 선택이 가능한 칩 인에이블 버퍼.
  2. 소오스에 전원전압을 입력받는 피모스 트랜지스터(MP1)와; 게이트가 상기 피모스 트랜지스터(MP1)의 게이트에 공통 접속되어 칩 인에이블 신호(CEIN)를 입력받고, 드레인이 상기 피모스 트랜지스터(MP1)의 드레인에 공통 접속되고, 소오스가 접지된 엔모스 트랜지스터(MN1)와; 상기 피모스 및 엔모스 트랜지스터(MP1,MN1)의 공통 접속점의 출력을 반전시켜 출력하는 인버터(I1)로 구성된 칩 인에이블 버퍼에 있어서, 인버터(I1)의 앞단에 퓨즈가 끊기면 출력위상을 반전시키는 출력위상 선택부를 더 포함하며,
    상기 출력위상 선택부는 소오스에 전원전압(VCC)을 입력받고, 드레인이 일측이 접지(VSS)된 퓨즈(F1)와 직렬로 접속된 피모스 트랜지스터(MP2)와; 게이트가 상기 피모스 트랜지스터(MP2) 및 퓨즈(F1)의 접속점(N3)에 연결되고, 소오스와 드레인에 전원전압(VCC)이 연결된 피모스 트랜지스터(MP3)와; 입력측이 상기 접속점(N3)에 연결되고, 출력측이 상기 피모스 트랜지스터(MP2)의 게이트에 접속된 인버터(I4)와; 엔모스 및 피모스측이 상기 인버터(I4)와 피모스 트랜지스터(MP2)의 접속점(N2)에 공통 접속되고 서로 직렬 연결되어 상기 피모스 및 엔모스 트랜지스터(MP1,MN1)의 공통 접속점(N1)의 출력을 공통으로 입력받는 전송게이트(T1,T2)와; 입력측이 상기 접속점(N2)에 연결되고, 출력측이 상기 전송게이트(T1,T2)의 피모스 및 엔모스측에 접속된 인버터(I3)와; 상기 전송게이트(T2)의 출력측에 연결되는 인버터(I2)와; 상기 전송게이트(T1)의 출력측과 인버터(I2)의 출력측이 공통 접속되어 구성된 것을 특징으로 하는 출력위상 선택이 가능한 칩 인에이블 버퍼.
KR10-1998-0038441A 1998-09-17 1998-09-17 출력위상 선택이 가능한 칩 인에이블 버퍼 KR100505393B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0038441A KR100505393B1 (ko) 1998-09-17 1998-09-17 출력위상 선택이 가능한 칩 인에이블 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0038441A KR100505393B1 (ko) 1998-09-17 1998-09-17 출력위상 선택이 가능한 칩 인에이블 버퍼

Publications (2)

Publication Number Publication Date
KR20000020031A KR20000020031A (ko) 2000-04-15
KR100505393B1 true KR100505393B1 (ko) 2005-09-30

Family

ID=19550927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0038441A KR100505393B1 (ko) 1998-09-17 1998-09-17 출력위상 선택이 가능한 칩 인에이블 버퍼

Country Status (1)

Country Link
KR (1) KR100505393B1 (ko)

Also Published As

Publication number Publication date
KR20000020031A (ko) 2000-04-15

Similar Documents

Publication Publication Date Title
US5929691A (en) Mode setting circuit for a memory device
JPH08329822A (ja) 信号経路選択用のスイッチ回路
US7091768B2 (en) Circuit for controlling internal supply voltage driver
US7525863B2 (en) Logic circuit setting optimization condition of semiconductor integrated circuit regardless of fuse cut
KR100505393B1 (ko) 출력위상 선택이 가능한 칩 인에이블 버퍼
KR100739927B1 (ko) 반도체 메모리 장치의 리페어 입출력 퓨즈 회로
US7429872B2 (en) Logic circuit combining exclusive OR gate and exclusive NOR gate
US5986956A (en) Repair control circuit
KR100188015B1 (ko) 비트 비교기
KR20030056456A (ko) 반도체 소자의 안티 퓨즈 프리챠지회로
KR19990003651U (ko) 지연회로
KR100278992B1 (ko) 전가산기
KR100271625B1 (ko) 어드레스 천이 합성회로
KR970003280A (ko) 반도체 메모리 장치의 리던던시 회로
JP2001196904A (ja) 半導体集積回路
KR100187670B1 (ko) 어드레스 천이 검출회로
KR100272526B1 (ko) 에이티디 펄스 발생장치
KR100211078B1 (ko) 하프 래치 회로
KR200187772Y1 (ko) 딜레이타임 제어장치
KR19990081404A (ko) 클럭 발생회로
KR100240877B1 (ko) 반도체 장치의 디코더 회로
KR100245272B1 (ko) 반도체 메모리 장치의 어드레스 천이 검출회로
KR970701450A (ko) 광범위의 전원에서 동작하는데 적합한 저전압 바이씨모스 디지탈 지연 체인(Low-voltage BiCMOS digital delay chain suitable for operation over a wide power supply range)
KR100245274B1 (ko) Sram 장치의 리던던트 프리디코더 회로
KR20000010118A (ko) 반도체 장치의 타이밍 지연 조절장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee