KR940016226A - 어드레스 핀을 이용한 상태 제어장치 - Google Patents

Abstract

본 발명은 반도체 소자의 상태(state)를 결정하는데 이용할 수 있는 제어장치에 관한 것으로 특히, 별도의 핀(pin)을 사용하지 않고 기존의 어드레스 핀을 이용하여 원하는 상태를 얻을 수 있는 어드레스 핀을 이용한 상태 제어 장치에 관한 것으로, DRAM, SRAM, 또는 마스크 롬(MASK ROM)등의 반도체 기억 소자에 적용할 수 있으며, 내부에 여러가지 상태를 공유 할 수 있는 회로가 내장되어 있을 경우 이를 선택하기 위한 핀이 요구되는데, 만일 NC 핀과 같은 여분의 핀이 없다 하더라도 기존의 어드레스 핀을 이용하여 원하는 상태를 선택할 수 있는 효과가 있다.

Description

어드레스 핀을 이용한 상태 제어장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제 1 도는 본 발명에 적용되는 상태 선택 블럭 구성도, 제 2 도는 본 발명인 상태 제어 회로부의 세부 회로도, 제 3 도는 본 발명의 회로가 동작하는 상태를 나타내는 타이밍도.

Claims (1)

1. 입력신호 S를 인가받아 신호 반전시키는 제 1 반전수단(21 내지 23), 상기 제 1 반전수단(21 내지 23)에 드레인이 연결되는 NMOS(N1), 상기 NMOS(N1)의 게이트와 전원간에 연결되는 캐패시터 C1, 상기 NMOS(N1)의 소스와 전원에 연결되는 캐패시터 C3, 상기 NMOS(M1)의 소스와 상기 C3간에 연결되는 제 2 반전수단(28), 상기 제 2 반전수단(28)와 상기 NMOS(N1)의소스와 상기 C3간에 연결되되 상기 인버터(28)와 반대방향을 향하도록 하는 제 3 반전수단(29), 상기 제2 및 제 3 반전수단(28, 29)의 사이에 병렬로 연결되어 출력을 내게 되는 제 4 반전수단(30), 상기 제 3 반전수단(29)의 입력단에 연결되고 접지되는 캐패시터 C4, 제어 신호 P를 인가받는 제 5 반전수단(24 내지 27), 상기 제 5 반전수단(24 내지 27)에 게이트 전극이 연결되고, 상기 NMOS(N1)의 드레인에 드레인이 연결되고 소스는 접지되어 있는 NMOS(N2), 상기 NMOS(M2)와 마주하게 구성된 NMOS(N3), 상기 NMOS(N1)의 게이트 전극과 상기 NMOS(N2, N3)의 드레인에 게이트 전극이 연결되고 소스는전원에 연결되어 있는 PMOS(P1), 상기 NMOS(N3)의 게이트 전극과 상기 PMOS(P1)의 드레인에 연결되며 접지되어 있는 캐패시터 C2를 구비하고 있는 것을 특징으로 하는 어드레스 핀을 이용한 상태 제어장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.