KR940016226A - 어드레스 핀을 이용한 상태 제어장치 - Google Patents
어드레스 핀을 이용한 상태 제어장치 Download PDFInfo
- Publication number
- KR940016226A KR940016226A KR1019920026857A KR920026857A KR940016226A KR 940016226 A KR940016226 A KR 940016226A KR 1019920026857 A KR1019920026857 A KR 1019920026857A KR 920026857 A KR920026857 A KR 920026857A KR 940016226 A KR940016226 A KR 940016226A
- Authority
- KR
- South Korea
- Prior art keywords
- nmos
- inverting means
- pin
- source
- control device
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명은 반도체 소자의 상태(state)를 결정하는데 이용할 수 있는 제어장치에 관한 것으로 특히, 별도의 핀(pin)을 사용하지 않고 기존의 어드레스 핀을 이용하여 원하는 상태를 얻을 수 있는 어드레스 핀을 이용한 상태 제어 장치에 관한 것으로, DRAM, SRAM, 또는 마스크 롬(MASK ROM)등의 반도체 기억 소자에 적용할 수 있으며, 내부에 여러가지 상태를 공유 할 수 있는 회로가 내장되어 있을 경우 이를 선택하기 위한 핀이 요구되는데, 만일 NC 핀과 같은 여분의 핀이 없다 하더라도 기존의 어드레스 핀을 이용하여 원하는 상태를 선택할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 적용되는 상태 선택 블럭 구성도, 제 2 도는 본 발명인 상태 제어 회로부의 세부 회로도, 제 3 도는 본 발명의 회로가 동작하는 상태를 나타내는 타이밍도.
Claims (1)
- 입력신호 S를 인가받아 신호 반전시키는 제 1 반전수단(21 내지 23), 상기 제 1 반전수단(21 내지 23)에 드레인이 연결되는 NMOS(N1), 상기 NMOS(N1)의 게이트와 전원간에 연결되는 캐패시터 C1, 상기 NMOS(N1)의 소스와 전원에 연결되는 캐패시터 C3, 상기 NMOS(M1)의 소스와 상기 C3간에 연결되는 제 2 반전수단(28), 상기 제 2 반전수단(28)와 상기 NMOS(N1)의소스와 상기 C3간에 연결되되 상기 인버터(28)와 반대방향을 향하도록 하는 제 3 반전수단(29), 상기 제2 및 제 3 반전수단(28, 29)의 사이에 병렬로 연결되어 출력을 내게 되는 제 4 반전수단(30), 상기 제 3 반전수단(29)의 입력단에 연결되고 접지되는 캐패시터 C4, 제어 신호 P를 인가받는 제 5 반전수단(24 내지 27), 상기 제 5 반전수단(24 내지 27)에 게이트 전극이 연결되고, 상기 NMOS(N1)의 드레인에 드레인이 연결되고 소스는 접지되어 있는 NMOS(N2), 상기 NMOS(M2)와 마주하게 구성된 NMOS(N3), 상기 NMOS(N1)의 게이트 전극과 상기 NMOS(N2, N3)의 드레인에 게이트 전극이 연결되고 소스는전원에 연결되어 있는 PMOS(P1), 상기 NMOS(N3)의 게이트 전극과 상기 PMOS(P1)의 드레인에 연결되며 접지되어 있는 캐패시터 C2를 구비하고 있는 것을 특징으로 하는 어드레스 핀을 이용한 상태 제어장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026857A KR950003395B1 (ko) | 1992-12-30 | 1992-12-30 | 어드레스 핀을 이용한 상태 제어장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019920026857A KR950003395B1 (ko) | 1992-12-30 | 1992-12-30 | 어드레스 핀을 이용한 상태 제어장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR940016226A true KR940016226A (ko) | 1994-07-22 |
KR950003395B1 KR950003395B1 (ko) | 1995-04-12 |
Family
ID=19347999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920026857A KR950003395B1 (ko) | 1992-12-30 | 1992-12-30 | 어드레스 핀을 이용한 상태 제어장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR950003395B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431316B1 (ko) * | 1997-06-27 | 2004-10-08 | 주식회사 하이닉스반도체 | 디램패키지및그의어드레스라인및데이터라인폭변화방법 |
-
1992
- 1992-12-30 KR KR1019920026857A patent/KR950003395B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100431316B1 (ko) * | 1997-06-27 | 2004-10-08 | 주식회사 하이닉스반도체 | 디램패키지및그의어드레스라인및데이터라인폭변화방법 |
Also Published As
Publication number | Publication date |
---|---|
KR950003395B1 (ko) | 1995-04-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880011801A (ko) | 반도체 기억장치 | |
KR840008097A (ko) | 기판 바이어스 전압제어회로 및 방법 | |
KR920022293A (ko) | 비정기적인 리프레쉬 동작을 실행하는 반도체 메모리 장치 | |
KR960036332A (ko) | 논리회로 | |
KR950001766A (ko) | 반도체 기억회로 | |
KR910020731A (ko) | 반도체장치 및 그 번인방법 | |
KR860004380A (ko) | 반도체 메모리 장치 | |
KR900019041A (ko) | 반도체 메모리 | |
KR890017702A (ko) | 반도체메모리 | |
KR930003150A (ko) | 데이터 보유 모드에서의 리프레시 단축회로를 갖춘 반도체 메모리 장치 | |
KR940016226A (ko) | 어드레스 핀을 이용한 상태 제어장치 | |
KR930006875A (ko) | 집적회로 | |
KR970008190A (ko) | 반도체장치의 모드 설정회로 | |
KR910016005A (ko) | 반도체 집적회로 | |
KR930003161A (ko) | 반도체 메모리의 리던던시 회로 | |
KR950019006A (ko) | 옵션 처리를 이용한 리페어 효율 증가 회로 | |
KR950015377A (ko) | 어드레스 천이 검출회로 | |
KR950009739A (ko) | 반도체 메모리 소자의 로오 리던던시 회로 | |
KR890007286A (ko) | 제어신호 출력회로 | |
KR950024431A (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
KR960008854A (ko) | 어드레스의 래치 및 매칭 겸용 회로 | |
KR960705323A (ko) | 반도체장치의 기억회로(memory circuit of semiconductor device) | |
KR900000902A (ko) | 다이나믹 ram | |
KR930022366A (ko) | 메모리소자의 스페어 디코더 회로 | |
KR970067357A (ko) | 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20040326 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |