KR960008854A - 어드레스의 래치 및 매칭 겸용 회로 - Google Patents

어드레스의 래치 및 매칭 겸용 회로 Download PDF

Info

Publication number
KR960008854A
KR960008854A KR1019940020910A KR19940020910A KR960008854A KR 960008854 A KR960008854 A KR 960008854A KR 1019940020910 A KR1019940020910 A KR 1019940020910A KR 19940020910 A KR19940020910 A KR 19940020910A KR 960008854 A KR960008854 A KR 960008854A
Authority
KR
South Korea
Prior art keywords
address
cam
matching circuit
nmos transistors
circuit
Prior art date
Application number
KR1019940020910A
Other languages
English (en)
Other versions
KR970005650B1 (ko
Inventor
김주영
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019940020910A priority Critical patent/KR970005650B1/ko
Publication of KR960008854A publication Critical patent/KR960008854A/ko
Application granted granted Critical
Publication of KR970005650B1 publication Critical patent/KR970005650B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 어드레스의 래치 및 매칭 겸용 회로에 관한 것으로서, 리페어 모드시 펄티 어드레스를 캠(CAM)에 래치 시킨 후, 정상적인 메모리 소자의 동작중 캠(CAM)에 래치된 펄티 어드레스와 동일한 어드레스가 입력되는 경우 정상적인 독출 경로의 디코더를 디스에이블 시키는 한편 리던던트 셀로의 억세스(access)가 가능하도록 한 어드레스의 래치 및 매칭 겸용회로에 관해 기술된다.

Description

어드레스의 래치 및 매칭 겸용 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
첨부된 도면은 본 발명에 따른 어드레스 래치 및 매칭 겸용 회로도.

Claims (3)

  1. 램의 리페어 모드시 입력되는 각각의 리페어신호 및 어드레스에 따라 각기 동작되는 nMOS트랜지스터와, 상기 리페어 신호 및 반전된 펄티 어드레스 각각에 따라 각기 동작되는 nMOS트랜지스터와, 상기 nMOS트랜지스터의 동작에 따라 펄티 어드레스 또는 반전된 펄티 어드레스를 캠에 저장되도록 하는 크로스 커플 회로와, 상기 캠에 게이트 구동 신호를 공급하기 위한 콘트롤 게이트 전압 회로와, 램의 정상동작중 상기 캠에 저장된 신호에 따라 리던던트 셀에 억세스 신호를 공급하기 위한 제1 및 제2전달회로로 구성되는 것을 특징으로 하는 어드레스의 래치 및 매칭 겸용회로.
  2. 제1항에 있어서, 상기 크로스 커플 회로는 PMOS트랜지스터가 서로 교차 접속되는 것을 특징으로 하는 어드레스의 래치 및 매칭 겸용회로.
  3. 제1항에 있어서, 제1 및 제2전달회로 각각의 nMOS트랜지스터 및 PMOS트랜지스터가 병렬 접속 구성되는 것을 특징으로 하는 어드레스의 래치 및 매칭 겸용회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940020910A 1994-08-24 1994-08-24 어드레스의 래치 및 매칭 겸용 회로 KR970005650B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940020910A KR970005650B1 (ko) 1994-08-24 1994-08-24 어드레스의 래치 및 매칭 겸용 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940020910A KR970005650B1 (ko) 1994-08-24 1994-08-24 어드레스의 래치 및 매칭 겸용 회로

Publications (2)

Publication Number Publication Date
KR960008854A true KR960008854A (ko) 1996-03-22
KR970005650B1 KR970005650B1 (ko) 1997-04-18

Family

ID=19391023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940020910A KR970005650B1 (ko) 1994-08-24 1994-08-24 어드레스의 래치 및 매칭 겸용 회로

Country Status (1)

Country Link
KR (1) KR970005650B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399922B1 (ko) * 2001-09-17 2003-09-29 주식회사 하이닉스반도체 코드 저장 메모리 셀 선택 회로
KR100685617B1 (ko) * 2001-06-29 2007-02-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로
KR100687396B1 (ko) * 2001-06-29 2007-02-26 주식회사 하이닉스반도체 플래쉬 메모리 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685617B1 (ko) * 2001-06-29 2007-02-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로
KR100687396B1 (ko) * 2001-06-29 2007-02-26 주식회사 하이닉스반도체 플래쉬 메모리 장치
KR100399922B1 (ko) * 2001-09-17 2003-09-29 주식회사 하이닉스반도체 코드 저장 메모리 셀 선택 회로

Also Published As

Publication number Publication date
KR970005650B1 (ko) 1997-04-18

Similar Documents

Publication Publication Date Title
KR100312877B1 (ko) 반도체집적회로장치
KR870011616A (ko) 센스 앰프
JPH05144273A (ja) 半導体集積回路装置
KR960025725A (ko) 반도체 메모리장치의 워드라인 디코딩회로
JPS63188887A (ja) 半導体メモリ
KR0161306B1 (ko) 반도체 메모리 장치
KR880014562A (ko) 연상 메모리
KR930003168A (ko) 용장 제어 회로
KR950004268A (ko) 인에이블/리세트 신호로 제어가능한 간단한 일시 정보 기억 회로
KR950034795A (ko) 스태틱램 메모리셀
KR960008854A (ko) 어드레스의 래치 및 매칭 겸용 회로
KR960042732A (ko) 반도체 메모리 셀
KR960025787A (ko) 플래쉬 메모리 장치
KR950009739A (ko) 반도체 메모리 소자의 로오 리던던시 회로
KR970051151A (ko) 외부 데이타의 입력없이 라이트 동작을 수행하는 기능을 갖는 반도체 기억 장치
KR940007886A (ko) 멀티포트 메모리
KR910016006A (ko) Rom 회로
KR100236760B1 (ko) 반도체 메모리의 워드라인 드라이브 회로
KR100253294B1 (ko) 에스램셀 회로
KR0149526B1 (ko) 플레쉬 메모리 소자용 리던던시 회로
KR950003395B1 (ko) 어드레스 핀을 이용한 상태 제어장치
KR19980037951A (ko) 입출력 라인 프리차지 회로
KR970051445A (ko) 안정된 리페어 기능을 갖는 반도체 메모리 소자
KR980005020A (ko) 반도체 메모리 장치의 워드라인스위치 회로
KR950020750A (ko) 반도체 소자의 리던던시 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee