KR100685617B1 - 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로 - Google Patents

플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로 Download PDF

Info

Publication number
KR100685617B1
KR100685617B1 KR1020010038405A KR20010038405A KR100685617B1 KR 100685617 B1 KR100685617 B1 KR 100685617B1 KR 1020010038405 A KR1020010038405 A KR 1020010038405A KR 20010038405 A KR20010038405 A KR 20010038405A KR 100685617 B1 KR100685617 B1 KR 100685617B1
Authority
KR
South Korea
Prior art keywords
cam cell
track
voltage
cell
circuit
Prior art date
Application number
KR1020010038405A
Other languages
English (en)
Other versions
KR20030002706A (ko
Inventor
신태승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010038405A priority Critical patent/KR100685617B1/ko
Publication of KR20030002706A publication Critical patent/KR20030002706A/ko
Application granted granted Critical
Publication of KR100685617B1 publication Critical patent/KR100685617B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements
    • G11C15/046—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements using non-volatile storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/789—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using non-volatile cells or latches

Abstract

본 발명은 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로에 관한 것으로, 본 발명에 따른 플래쉬 메모리 소자의 CAM 셀 독출 회로는 CAM 셀 독출 인에이블 신호, 기준 전압 및 CAM 셀 워드라인 전압을 발생시키기 위한 제어 회로와, 상기 CAM 셀 독출 인에이블 신호 및 기준 전압에 의해 인에이블되고, 상기 CAM 셀 워드라인 전압이 리던던시 CAM 셀의 워드라인에 인가되어 상기 리던던시 CAM 셀의 상태 정보를 독출하기 위한 리던던시 CAM 셀 독출 회로와, 인에이블 신호에 따라 상기 CAM 셀 워드라인 전압을 조절하여 상기 CAM 셀 워드라인 전압보다 낮은 트랙 CAM 셀 워드라인 전압을 발생시키기 위한 조절 회로와, 상기 CAM 셀 독출 인에이블 신호 및 상기 기준 전압에 의해 인에이블되고, 상기 조절 회로로부터의 트랙 CAM 셀 워드라인 전압을 상기 리던던시 CAM 셀의 독출 시간을 설정하기 위한 트랙 CAM 셀의 워드라인에 인가하여 상기 트랙 CAM 셀의 상태 정보를 독출하기 위한 트랙 CAM 셀 독출 회로를 포함하여 이루어져, 상기 트랙 CAM 셀이 먼저 독출되어 발생하는 상기 리던던시 CAM 셀의 독출 오류를 방지할 수 있는 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로가 제시된다.
리던던시 CAM 셀, 트랙 CAM 셀, 독출

Description

플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로{Read circuit for code address memory cell in a flash memory device}
도 1은 종래의 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로의 블럭도.
도 2는 일반적인 플래쉬 메모리 소자의 리던던시 코드 저장 메모리 셀 및 트랙 코드 저장 메모리 셀 독출 회로도.
도 3은 정상 셀과 불량 셀의 CAM 셀 워드라인 전압에 따른 전류 특성을 나타낸 그래프.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로의 블럭도.
도 5는 본 발명에 따른 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로에 사용되는 트랙 CAM 셀 워드라인 전압 제어 회로도.
<도면의 주요 부분에 대한 부호의 설명>
10 및 100 : CAM 셀 제어 회로
20 및 200 : 리던던시 CAM 셀 독출 회로
300 : 트랙 CAM 셀 워드라인 전압 제어 회로
30 및 400 : 트랙 CAM 셀 독출 회로
본 발명은 플래쉬 메모리 소자의 코드 저장 메모리(Code Address Memory: 이하, CAM이라 함) 셀 독출 회로에 관한 것으로, 특히 불량 셀을 리페어하기 위한 정보를 저장하는 리던던시 CAM 셀 독출 회로와 리던던시 CAM 셀의 독출 시간을 설정하는 트랙 CAM 셀을 포함하는 플래쉬 메모리 소자의 CAM 셀 독출 회로에 관한 것이다.
도 1은 종래의 플래쉬 메모리 소자의 CAM 셀 독출 회로의 블록도이다.
CAM 셀 제어 회로(10)는 CAM 셀을 독출하기 위한 CAM 셀 독출 인에이블 바 신호(CAMRSTB), 기준 전압(CVREF), 그리고 CAM 셀 워드라인 전압(CAMVWL)등의 제어 신호를 발생시키기 위한 회로이다. 리던던시(redundancy) CAM 셀 독출 회로(20)는 플래쉬 메모리 소자의 불량 셀을 리페어하기 위한 정보를 저장하는 리던던시 CAM 셀을 독출하기 위한 회로로서, CAM 셀 제어 회로(10)에서 발생된 제어 신호에 따라 구동된다. 트랙(track) CAM 셀 독출 회로(30)는 CAM 셀을 독출할 때 독출 시간을 설정하기 위한 트랙 CAM 셀의 정보를 독출하기 위한 회로로서, CAM 셀 제어 회로(10)에서 발생된 제어 신호에 따라 구동되며, 실제로 트랙 CAM 셀의 데이터는 칩 내부에서 사용되지 않는다.
상기 구성에서 리던던시 CAM 셀 독출 회로(20)와 트랙 CAM 셀 독출 회로(30)는 동일하게 구성되는데, 도 2에서 이들의 구성 및 구동 방법을 설명한다.
도 2는 일반적인 리던던시 CAM 셀 독출 회로 및 트랙 CAM 셀 독출 회로를 포함하는 CAM 셀 독출 회로도로서, 그 구성을 설명하면 다음과 같다.
전원 단자(Vcc)와 제 1 노드(Q11) 사이에 접속된 PMOS 트랜지스터(P11)는 CAM 셀 독출 인에이블 바 신호(CAMRSTB)에 따라 구동된다. 제 1 노드(Q12)와 접지 단자(Vss) 사이에 NMOS 트랜지스터(N11) 및 CAM 셀(M11)이 직렬 접속된다. NMOS 트랜지스터(N11)는 기준 전압(CVREF)에 따라 구동되며, CAM 셀(M11)은 게이트 단자에 CAM 셀 워드라인 전압(CAMVWL)이 인가되고, P웰 및 N웰에는 각각 P웰 바이어스 및 N웰 바이어스가 인가되어 구동된다. 그리고, 제 1 노드(Q11)의 전위는 제 1 및 제 2 인버터(I11 및 I12)로 이루어진 래치 수단(11)을 통해 래치되어 독출 데이터(REDA)로서 출력된다.
상기와 같이 구성되는 일반적인 CAM 셀 독출 회로의 구동 방법을 설명하면 다음과 같다.
CAM 셀 독출 인에이블 바 신호(CAMRSTB)가 소정 시간동안 로우 상태로 입력 되면, PMOS 트랜지스터(P11)가 턴온된다. PMOS 트랜지스터(P11)를 통해 제 1 노드(Q11)로 전원 전압(Vcc)이 공급되어 제 1 노드(Q11)는 프리차지된다. 소정 시간 이후 CAM 셀 독출 인에이블 바 신호(CAMRSTB)가 하이 상태로 반전 입력되어 PMOS 트랜지스터(P11)는 턴오프된다. 그리고, 기준 전압(CVREF) 및 CAM 셀 워드라인 전압(CAMVWL)이 소정 전압으로 인가된다. 전원 전압(Vcc)보다 낮은 전위로 인가되는 기준 전압(CVREF)에 의해 NMOS 트랜지스터(N11)가 턴온되어 CAM 셀(M11)의 드레인 단자로 소정의 전위를 공급한다. 또한, CAM 셀 워드라인 전압(CAMVWL)이 인가되어 CAM 셀(M11)의 정보를 독출하게 된다. CAM 셀 워드라인 전압(CAMVWL)은 전원 전압(Vcc)의 영향을 줄이기 위하여 내부 펌핑 회로로부터 펌핑된 전압으로 인가한다. 상기와 같은 상태에서 CAM 셀(M11)이 프로그램 상태이면 제 1 노드(Q11)가 프리차지된 상태이기 때문에 전위의 변화가 없어 바로 CAM 셀(M11)의 상태를 독출하게 된다. 그러나, CAM 셀(M11)이 소거 상태이면 CAM 셀(M11)을 통해 접지 단자(Vss)로 경로가 생성되기 때문에 제 1 노드(Q11)의 전위는 로우 상태로 변화하게 된다. 이때, 상기와 같은 방법으로 CAM 셀을 독출하고 래치 수단(11)에 저장하는 시점을 트랙 CAM 셀이 결정하게 된다. 따라서, 트랙 CAM 셀은 다른 CAM 셀보다 나중에 독출되어야 하기 때문에 소거 셀로 구성된다. 즉, 리던던시 CAM 셀을 독출한 후 트랙 CAM 셀이 설정한 시간동안 리던던시 CAM 셀의 데이터를 출력하고, 그 후에는 리던던시 CAM 셀의 독출을 중지해야 한다.
그런데, 트랙 CAM 셀이 열악한 특성을 갖는 불량 셀로 구성될 경우 리던던시 CAM 셀이 상태를 완전히 독출하기 전에 제 1 노드(Q11)의 전위를 출력하도록 한다. 이 때문에 리던던시 CAM 셀의 데이터가 잘못 독출된다.
본 발명의 목적은 트랙 CAM 셀이 불량 셀로 구성될 경우에도 리던던시 CAM 셀의 상태 정보를 정확하게 출력할 수 있는 플래쉬 메모리 소자의 CAM 셀 독출 회로를 제공하는데 있다.
본 발명의 다른 목적은 트랙 CAM 셀의 게이트 전압을 리던던시 CAM 셀의 게이트 전압보다 낮게 인가하여 트랙 CAM 셀이 불량 셀로 구성될 경우에도 리던던시 CAM 셀의 상태 정보를 정확하게 출력할 수 있는 플래쉬 메모리 소자의 CAM 셀 독출 회로를 제공하는데 있다.
본 발명에 따른 플래쉬 메모리 소자의 CAM 셀 독출 회로는 CAM 셀 독출 인에이블 신호, 기준 전압 및 CAM 셀 워드라인 전압을 발생시키기 위한 제어 회로와, 상기 CAM 셀 독출 인에이블 신호 및 기준 전압에 의해 인에이블되고, 상기 CAM 셀 워드라인 전압이 리던던시 CAM 셀의 워드라인에 인가되어 상기 리던던시 CAM 셀의 상태 정보를 독출하기 위한 리던던시 CAM 셀 독출 회로와, 인에이블 신호에 따라 상기 CAM 셀 워드라인 전압을 조절하여 상기 CAM 셀 워드라인 전압보다 낮은 트랙 CAM 셀 워드라인 전압을 발생시키기 위한 조절 회로와, 상기 CAM 셀 독출 인에이블 신호 및 상기 기준 전압에 의해 인에이블되고, 상기 조절 회로로부터의 트랙 CAM 셀 워드라인 전압을 상기 리던던시 CAM 셀의 독출 시간을 설정하기 위한 트랙 CAM 셀의 워드라인에 인가하여 상기 트랙 CAM 셀의 상태 정보를 독출하기 위한 트랙 CAM 셀 독출 회로를 포함하여 이루어진 것을 특징으로 한다.
또한, 본 발명에 따른 플래쉬 메모리 소자의 CAM 셀 제어 회로에 사용되는 조절 회로는 상기 CAM 셀 워드라인 전압를 분배하여 상기 트랙 CAM 셀 워드라인 전압의 전위를 조절하기 위한 전압 분배 수단과, 상기 인에이블 신호에 따라 상기 전압 분배 수단을 구동시키기 위한 제 1 스위칭 수단과, 상기 CAM 셀 워드라인 전압 및 상기 인에이블 신호에 따라 제어 신호를 발생시키기 위한 제어 신호 발생 수단과, 상기 제어 신호에 따라 상기 트랙 CAM 셀 워드라인 전압을 조절하기 위한 제 2 스위칭 수단을 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 3은 플래쉬 메모리 셀의 게이트 전압에 따른 셀 전류의 변화를 나타낸 그래프이다. 정상 CAM 셀(A)은 CAM 셀 워드라인 전압(CAMVWL)이 인가되었을 때 제 1 전류(I1)만큼의 전류가 흐르게 되지만, 불량 CAM 셀(B)은 제 1 전류(I1)보다 낮은 제 2 전류(I2)만큼의 전류가 흐르게 된다. 따라서, 트랙 CAM 셀 게이트 전압(TCAMVWL)을 정상 전압(CAMVWL)보다 낮게 인가하면 리던던시 CAM 셀보다 늦게 구동되어 CAM 셀이 불량 셀로 구성될 경우에도 정상 동작에 영향을 미치지 않는다.
도 4는 본 발명에 따른 플래쉬 메모리 소자의 CAM 셀 독출 회로의 블럭도로 서, 다음과 같이 구성된다.
CAM 셀 제어 회로(100)는 CAM 셀을 독출하기 위한 CAM 셀 독출 인에이블 바 신호(CAMRSTB), 기준 전압(CVREF), 그리고 CAM 셀 워드라인 전압(CAMVWL)등의 제어 신호를 발생시키기 위한 회로이다. 리던던시(redundancy) CAM 셀 독출 회로(200)는 플래쉬 메모리 소자의 불량 셀을 리페어하기 위한 정보를 저장하는 리던던시 CAM 셀을 독출하기 위한 회로로서, CAM 셀 제어 회로(100)에서 발생된 제어 신호에 따라 구동된다. 트랙(track) CAM 셀 워드라인 전압 제어 회로(300)는 CAM 셀 제어 회로(100)로부터 출력된 CAM 셀 워드라인 전압(CAMVWL)을 입력하고, 전원이 인가될 때 인에이블되는 제어 신호(POR)에 따라 트랙 CAM 셀 워드라인 전압(TCVWL)을 발생시키기 위한 회로이다. 트랙(track) CAM 셀 독출 회로(400)는 CAM 셀을 독출할 때 독출 시간을 설정하기 위한 트랙 CAM 셀의 정보를 독출하기 위한 회로로서, CAM 셀 제어 회로(10)에서 발생된 CAM 셀 독출 인에이블 바 신호(CAMRSTB) 및 기준 전압(CVREF)을 입력하고, 트랙 CAM 셀 워드라인 제어 회로(300)로부터의 트랙 CAM 셀 워드라인 전압(TCVWL)을 트랙 CAM 셀의 워드라인에 입력하여 구동된다.
도 5는 본 발명에 따른 플래쉬 메모리 소자의 CAM 셀 독출 회로에 적용되는 트랙 CAM 셀 워드라인 전압 제어 회로도로서, 다음과 같이 구성된다.
CAM 셀 제어 회로(100)로부터 출력되는 CAM 셀 워드라인 전압, 즉 펌핑 전압(VPPI)이 입력되는 제 1 노드(Q21)와 접지 단자(Vss) 사이에 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23), 그리고 제 1 NMOS 트랜지스터(N21)가 직렬 접속된 다. 제 1 NMOS 트랜지스터(N21)는 전원이 인가될 때 인에이블되는 제 1 제어 신호(POR)에 의해 구동된다. 그리고, 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23)는 입력 펌핑 전압(VPPI)을 분배하여 트랙 CAM 셀 워드라인 전압(TCAMVWL)을 출력하는데, 예를들어 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23)의 저항값과 제 2 및 제 3 PMOS 트랜지스터(P22 및 P23)의 저항값의 비에 의해 트랙 CAM 셀 워드라인 전압(TCAMVWL)을 출력한다. 한편, 이러한 PMOS 트랜지스터는 발생시키고자 하는 트랙 CAM 셀 워드라인 전압(TCAMVWL)의 전위에 따라 그 접속 수를 변경할 수 있다. 또한, 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23)는 상위 노드의 전위를 웰 바이어스로 입력하고, 하위 노드의 전위에 따라 구동된다. 즉, 제 1 PMOS 트랜지스터(P21)는 제 1 노드(Q21)의 전위를 웰 바이어스로 입력하고, 제 2 노드(Q22)의 전위에 따라 구동된다. 제 2 PMOS 트랜지스터(P22)는 제 2 노드(Q22)의 전위를 웰 바이어스로 입력하고, 제 3 노드(Q23)의 전위에 따라 구동된다. 제 3 PMOS 트랜지스터(P23)는 제 3 노드(Q23)의 전위를 웰 바이어스로 입력하고, 제 4 노드(Q24)의 전위에 따라 구동된다. 제 1 노드(Q21)와 제 2 노드(Q22) 사이에 접속된 제 4 PMOS 트랜지스터(P24)는 제어 신호 발생 수단(21)으로부터 출력되는 제 2 제어 신호에 따라 구동된다. 제어 신호 발생 수단(21)은 펌핑 전압(VPPI)을 제 1 입력 단자 및 웰 바이어스로 입력하고, 제 1 제어 신호(POR)을 제 2 입력 단자로 입력하여 제 2 제어 신호를 발생시키는데, 제 1 제어 신호(POR)가 하이 상태로 인가되면 하이 상태의 제 2 제어 신호를 출력하고, 제 1 제어 신호(POR)가 로우 상태로 인가되면 로우 상태의 제 2 제어 신호를 출력한다.
상기와 같이 구성되는 본 발명에 따른 트랙 CAM 셀 워드라인 전압 제어 회로의 구동 방법을 설명하면 다음과 같다.
전원이 인가되어 제 1 제어 신호(POR)이 하이 상태로 인가되면, 제어 신호 발생 수단(21)은 하이 상태의 제 2 제어 신호를 출력한다. 하이 상태의 제 2 제어 신호에 의해 제 4 PMOS 트랜지스터(P24)는 턴오프된다. 하이 상태로 인가되는 제 1 제어 신호(POR)에 의해 제 1 NMOS 트랜지스터(N21)가 턴온되면, 펌핑 전압(VPPI) 입력 노드인 제 1 노드(Q21)와 접지 단자(Vss) 사이에 경로가 설정되어 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23)에 의해 분배된 전압이 트랙 CAM 셀 워드라인 전압(TCAMVWL)로서 출력된다. 본 예에서는 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23)와 제 2 및 제 3 PMOS 트랜지스터(P22 내지 P23)에 의해 전압이 분배되므로 제 1 내지 제 3 PMOS 트랜지스터(P21 내지 P23)의 저항값이 동일하다고 가정하였을 경우 트랙 CAM 셀 워드라인 전압(TCAMVWL)은 펌핑 전압(VPPI)의 2/3의 값을 갖는다.
한편, 전원이 인가되지 않아 제 1 제어 신호(POR)이 로우 상태로 인가되면, 제 1 NMOS 트랜지스터(N21)는 턴오프되고, 제어 신호 발생 수단(21)으로부터 로우 상태의 제 2 제어 신호가 출력되어 제 4 PMOS 트랜지스터(P24)가 턴온된다. 따라서, 펌핑 전압(VPPI)가 트랙 CAM 셀 워드라인 전압(TCAMVWL)로 출력된다.
상술한 바와 같이 본 발명에 의하면 리던던시 CAM 셀의 게이트 전압보다 트랙 CAM 셀의 게이트 전압을 낮게 인가함으로써 트랙 CAM 셀이 특성이 열악한 불량 셀로 구성되더라고 트랙 CAM 셀이 먼저 독출되어 리던던시 CAM 셀의 독출을 중지하여서 발생하는 문제를 해결할 수 있다.

Claims (12)

  1. CAM 셀 독출 인에이블 신호, 기준 전압 및 CAM 셀 워드라인 전압을 발생시키기 위한 제어 회로와,
    상기 CAM 셀 독출 인에이블 신호 및 기준 전압에 의해 인에이블되고, 상기 CAM 셀 워드라인 전압이 리던던시 CAM 셀의 워드라인에 인가되어 상기 리던던시 CAM 셀의 상태 정보를 독출하기 위한 리던던시 CAM 셀 독출 회로와,
    인에이블 신호에 따라 상기 CAM 셀 워드라인 전압을 조절하여 상기 CAM 셀 워드라인 전압보다 낮은 트랙 CAM 셀 워드라인 전압을 발생시키기 위한 조절 회로와,
    상기 CAM 셀 독출 인에이블 신호 및 상기 기준 전압에 의해 인에이블되고, 상기 조절 회로로부터의 트랙 CAM 셀 워드라인 전압을 상기 리던던시 CAM 셀의 독출 시간을 설정하기 위한 트랙 CAM 셀의 워드라인에 인가하여 상기 트랙 CAM 셀의 상태 정보를 독출하기 위한 트랙 CAM 셀 독출 회로를 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  2. 제 1 항에 있어서, 상기 리던던시 CAM 셀 독출 회로는 상기 CAM 셀 워드라인 전압에 따라 구동되는 리던던시 CAM 셀과,
    상기 CAM 셀 독출 인에이블 신호에 따라 상기 리던던시 CAM 셀의 센싱 노드 를 소정 전위로 프리차지시키기 위한 제 1 스위칭 수단과,
    상기 기준 전압에 따라 상기 리던던시 CAM 셀에 소정 전위를 인가하기 위한 제 2 스위칭 수단과,
    상기 리던던시 CAM 셀의 센싱 노드의 전위를 래치시켜 출력하기 위한 래치 수단을 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  3. 제 2 항에 있어서, 상기 제 1 스위칭 수단은 전원 단자와 상기 리던던시 CAM 셀의 센싱 노드 사이에 접속된 PMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  4. 제 2 항에 있어서, 상기 제 2 스위칭 수단은 상기 리던던시 CAM 셀의 센싱 노드와 상기 리던던시 CAM 셀 사이에 접속된 NMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 회로.
  5. 제 1 항에 있어서, 상기 조절 회로는 상기 CAM 셀 워드라인 전압를 분배하여 상기 트랙 CAM 셀 워드라인 전압의 전위를 조절하기 위한 전압 분배 수단과,
    상기 인에이블 신호에 따라 상기 전압 분배 수단을 구동시키기 위한 제 1 스위칭 수단과,
    상기 CAM 셀 워드라인 전압 및 상기 인에이블 신호에 따라 제어 신호를 발생시키기 위한 제어 신호 발생 수단과,
    상기 제어 신호에 따라 상기 트랙 CAM 셀 워드라인 전압을 조절하기 위한 제 2 스위칭 수단을 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  6. 제 5 항에 있어서, 상기 전압 분배 수단은 직렬 접속된 다수의 저항 수단으로 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  7. 제 5 항 또는 제 6 항에 있어서, 상기 전압 분배 수단은 직렬 접속된 다수의 저항 수단의 소정 접속점을 통해 상기 트랙 CAM 셀 워드라인 전압을 출력하는 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  8. 제 5 항에 있어서, 상기 제 1 스위칭 수단은 상기 전압 분배 수단과 접지 단자 사이에 접속된 NMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  9. 제 5 항에 있어서, 상기 제 2 스위칭 수단은 상기 CAM 셀 워드라인 전압 입력 단자와 상기 트랙 CAM 셀 워드라인 전압 출력 단자 사이에 접속된 PMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  10. 제 1 항에 있어서, 상기 트랙 CAM 셀 독출 회로는 상기 트랙 CAM 셀 워드라인 전압에 따라 구동되는 트랙 CAM 셀과,
    상기 CAM 셀 독출 인에이블 신호에 따라 상기 트랙 CAM 셀의 센싱 노드를 소정 전위로 프리차지시키기 위한 제 1 스위칭 수단과,
    상기 기준 전압에 따라 상기 트랙 CAM 셀에 소정 전위를 인가하기 위한 제 2 스위칭 수단과,
    상기 트랙 CAM 셀의 센싱 노드의 전위를 래치시켜 출력하기 위한 래치 수단을 포함하여 이루어진 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  11. 제 10 항에 있어서, 상기 제 1 스위칭 수단은 전원 단자와 상기 트랙 CAM 셀 의 센싱 노드 사이에 접속된 PMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 독출 회로.
  12. 제 10 항에 있어서, 상기 제 2 스위칭 수단은 상기 트랙 CAM 셀의 센싱 노드와 상기 트랙 CAM 셀 사이에 접속된 NMOS 트랜지스터인 것을 특징으로 하는 플래쉬 메모리 소자의 CAM 셀 회로.
KR1020010038405A 2001-06-29 2001-06-29 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로 KR100685617B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010038405A KR100685617B1 (ko) 2001-06-29 2001-06-29 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010038405A KR100685617B1 (ko) 2001-06-29 2001-06-29 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로

Publications (2)

Publication Number Publication Date
KR20030002706A KR20030002706A (ko) 2003-01-09
KR100685617B1 true KR100685617B1 (ko) 2007-02-22

Family

ID=27712405

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038405A KR100685617B1 (ko) 2001-06-29 2001-06-29 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로

Country Status (1)

Country Link
KR (1) KR100685617B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101061341B1 (ko) 2009-05-29 2011-08-31 주식회사 하이닉스반도체 반도체 메모리 소자의 캠 셀 독출 제어 회로 및 독출 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189980A (ja) * 1992-01-10 1993-07-30 Kawasaki Steel Corp 連想メモリ装置
KR960008854A (ko) * 1994-08-24 1996-03-22 김주용 어드레스의 래치 및 매칭 겸용 회로
KR20010061469A (ko) * 1999-12-28 2001-07-07 박종섭 플래시 메모리의 캠셀 검출회로
KR20010060579A (ko) * 1999-12-27 2001-07-07 박종섭 연상 메모리 셀 독출 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05189980A (ja) * 1992-01-10 1993-07-30 Kawasaki Steel Corp 連想メモリ装置
KR960008854A (ko) * 1994-08-24 1996-03-22 김주용 어드레스의 래치 및 매칭 겸용 회로
KR20010060579A (ko) * 1999-12-27 2001-07-07 박종섭 연상 메모리 셀 독출 회로
KR20010061469A (ko) * 1999-12-28 2001-07-07 박종섭 플래시 메모리의 캠셀 검출회로

Also Published As

Publication number Publication date
KR20030002706A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
US5657280A (en) Defective cell repairing circuit and method of semiconductor memory device
US5754472A (en) Flash memory device having a program path the same as a read pre-condition path
EP0477369B1 (en) Semiconductor memory device
KR0119888B1 (ko) 반도체 메모리장치의 결함구제방법 및 그 회로
US6741117B2 (en) Antifuse circuit
US10679715B2 (en) Nonvolatile memory apparatus and operating method of the nonvolatile memory apparatus
US7146585B2 (en) Programmable element latch circuit
KR100314644B1 (ko) 리페어퓨즈셀의과소거확인회로
US20020196681A1 (en) Semiconductor integrated circuit device and semiconductor memory device reprogrammable after assembly
JP2886472B2 (ja) アクセス時間が改良された集積回路メモリ
US20030067833A1 (en) Bit line selection circuit having hierarchical structure
KR100685617B1 (ko) 플래쉬 메모리 소자의 코드 저장 메모리 셀 독출 회로
US6178118B1 (en) Electrically programmable semiconductor device with multi-level wordline voltages for programming multi-level threshold voltages
JPH11191299A (ja) レベルシフト回路を有する非揮発性半導体メモリ装置
US8144493B2 (en) CAM cell memory device
KR100535650B1 (ko) 플래쉬 메모리 장치의 블럭 선택 회로
KR20070079840A (ko) 마진 읽기를 제공하는 전기적인 퓨즈 회로
US6990027B2 (en) Semiconductor memory device having access time control circuit
KR970005650B1 (ko) 어드레스의 래치 및 매칭 겸용 회로
US6862231B2 (en) Repair circuit
JP2920512B2 (ja) 半導体メモリのセンスアンプ回路
KR100526455B1 (ko) 리던던시 인에이블 회로를 포함하는 반도체장치
US10629281B2 (en) Nonvolatile memory apparatus and an operating method thereof based on a power-up signal
KR100401236B1 (ko) 플래쉬 메모리 장치
KR100197988B1 (ko) 반도체 메모리 장치의 리던던시 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee