KR970051440A - 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치 - Google Patents
리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치 Download PDFInfo
- Publication number
- KR970051440A KR970051440A KR1019950064231A KR19950064231A KR970051440A KR 970051440 A KR970051440 A KR 970051440A KR 1019950064231 A KR1019950064231 A KR 1019950064231A KR 19950064231 A KR19950064231 A KR 19950064231A KR 970051440 A KR970051440 A KR 970051440A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- redundant
- selection line
- column selection
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
- G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 리던던시 회로를 갖는 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 컬럼 리던던트 동작이 필요없을 때에는 스페어 쎌로 이루어진 대블럭의 컬럼선택라인을 동기시켜 종래기술에서 16비트(mx16)의 동작 구조로 동작하는 것을 18비트(mx18)로 바꾸어주어 메모리의 활용가능성을 높여주는 리던던시 동작시 비트구성을 달리함을 제공한다.
3. 발명의 해결방법의 요지
본 발명은 메모리 쎌 어레이의 데이터를 독출하기 위한 다수의 활성화 라인인 워드라인과 비트라인과, 상기 비트라인에 실린 데이터를 데이터 출력라인으로 실어주는 컬럼선택라인과, 하나의 컬럼선택라인을 다른 컬럼선택라인으로 대치할 수 있는 비트 구성의 리던던트 회로를 가지는 반도체 메모리 장치에 있어서, 다수개의 컬럼선택라인으로 특정지어지는 대블럭 메모리중에서 일부는 리던던트 동작이 필요한 경우에 리던던트 블럭 메모리로 사용하여 노멀 블럭의 컬럼선택라인을 비활성화시키고 리던던트 블럭의 스페어 컬럼선택라인을 활성화시키는 구성을 가지는 제1비트 구조와, 리던던트 동작이 필요없을 경우에 모든 대블럭 메모리들을 노멀 대블럭 메모리로 활용하는 구성을 가지는 제2비트구조와, 상기 리던던트 동작이 필요없을 경우와 리던던트 동작이 필요한 경우에 페일된 어레이에 해당되는 퓨우즈정보를 두가지 경우의 정보로 가지게 하는 제1수단과, 디코드된 컬럼 어드레스 정보와 연결하여 컬럼선택라인을 만들며 서로 비트 구성을 다르게 하는 제2수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치에 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명에 따른 노멀 18비트(mX18)동작의 쎌 어레이의 구성을 나타내는 블럭도.
제9도는 본 발명에 따른 노멀 및 스페어 쎌에 대한 디코드된 컬럼 어드레스 발생회로의 구체적인 회로도.
제10도는 본 발명에 따른 디코드된 컬럼 어드레스 발생회로의 구체적인 회로도.
제11도는 본 발명에 따른 컬럼선택라인 인에이블 회로의 구체적인 회로도.
제12도는 본 발명에 다른 일실시예로서 노멀 18비트(mX18) 및 리던던트 16비트(mX16) 동작의 리던던시 회로의 구체적인 회로도.
Claims (5)
- 메모리 쎌 어레이의 데이터를 독출하기 위한 다수의 활성화 라인인 워드라인과 비트라인과, 상기 비트라인에 실린 데이터를 데이터 출력라인으로 실어주는 컬럼선택라인과, 하나의 컬럼선택라인을 다른 컬럼선택라인으로 대치할 수 있는 비트 구성의 리던던트 회로를 가지는 반도체 메모리 장치에 있어서, 다수개의 컬럼선택라인으로 특정지어지는 대블럭 메모리중에서 일부는 리던던트 동작이 필요한 경우에 리던던트 블럭 메모리로 사용하여 노멀 블럭의 컬럼선택라인을 비활성화시키고 리던던트 블럭의 스페어 컬럼선택라인을 활성화시키는 구성을 가지는 제1비트 구조와, 리던던트 동작이 필요없을 경우에 모든 대블럭 메모리들을 노멀 대블럭 메모리로 활용하는 구성을 가지는 제2비트구조와, 상기 리던던트 동작이 필요없을 경우와 리던던트 동작이 필요한 경우에 페일된 어레이에 해당되는 퓨우즈정보를 두가지 경우의 정보로 가지게 하는 제1수단과, 디코드된 컬럼 어드레스 정보와 연결하여 컬럼선택라인을 만들며 서로 비트 구성을 다르게 하는 제2수단을 구비함을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 제1비트구조 및 제2비트구조가 활성화되는 메모리(m)와의 구성이 각각 mX16, mX8의 구조 및 mX18, mX9의 구조로 구성됨을 특징으로 하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 제1수단은 상기 대블럭 메모리마다 할당된 컬럼 퓨우즈정보들이 리던던트 동작이 필요없는 경우에는 논리 “로우”상태로 외부에서 인가되는 외부신호와 노아 게이트의 입력이 되며, 반대의 경우에는 논리 “하이” 상태로 인가되는 외부신호와 노아 게이트의 입력이 됨을 특징으로 하는 반도체 메모리 장치.
- 제1항 또는 제3항에 있어서, 상기 제2수단은 상기 노아 게이트의 출력에 페일된 컬럼 퓨우즈정보를 연결하여 디코드된 컬럼어드레스와의 조합으로 컬럼선택라인을 활성화 또는 비활성화함을 특징으로 하는 반도체 메모리 장치.
- 제3항 내지 제4항의 어느하나의 항에 있어서, 상기 외부신호가 상기 노멀 대블럭으로 쓰이는 블럭들의 상기 디코드된 컬럼어드레스회로에는 입력이 되지 않으며, 스페어 블럭으로 쓰이는 블럭들의 상기 디코드된 컬럼 어드레스회로에는 입력이 됨을 특징으로 하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064231A KR0172343B1 (ko) | 1995-12-29 | 1995-12-29 | 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950064231A KR0172343B1 (ko) | 1995-12-29 | 1995-12-29 | 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970051440A true KR970051440A (ko) | 1997-07-29 |
| KR0172343B1 KR0172343B1 (ko) | 1999-03-30 |
Family
ID=19446863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950064231A KR0172343B1 (ko) | 1995-12-29 | 1995-12-29 | 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0172343B1 (ko) |
-
1995
- 1995-12-29 KR KR1019950064231A patent/KR0172343B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0172343B1 (ko) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970023456A (ko) | 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로 | |
| KR930018593A (ko) | 반도체 기억장치 | |
| KR960042765A (ko) | 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법 | |
| KR970013336A (ko) | 반도체기억장치 | |
| KR960002796A (ko) | 반도체 소자의 컬럼 리던던시 장치 | |
| KR940026948A (ko) | 결함구제회로 | |
| KR950009744A (ko) | 반도체 기억 장치 | |
| JP4125448B2 (ja) | 半導体メモリ装置 | |
| KR970051440A (ko) | 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치 | |
| KR19990085199A (ko) | 칼럼 선택선 신호를 제어하여 데이터를 마스킹하는 반도체 메모리장치 및 이의 칼럼 디코더 | |
| KR950019006A (ko) | 옵션 처리를 이용한 리페어 효율 증가 회로 | |
| KR930003164A (ko) | 반도체메모리 리던던시 장치 | |
| KR970029884A (ko) | 로우 리던던시 회로를 가지는 반도체 메모리 장치 | |
| KR960018899A (ko) | 읽기변환쓰기기능을 가지는 메모리 모듈 | |
| US5956276A (en) | Semiconductor memory having predecoder control of spare column select lines | |
| KR100311176B1 (ko) | 반도체메모리 | |
| KR100534206B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 | |
| KR100304951B1 (ko) | 반도체메모리장치의칼럼리페어회로 | |
| KR950003395B1 (ko) | 어드레스 핀을 이용한 상태 제어장치 | |
| KR100284292B1 (ko) | 반도체 메모리장치 | |
| KR950020754A (ko) | 컬럼 리던던시 회로 | |
| KR970051416A (ko) | 반도체 메모리의 칼럼 리던던시 회로 | |
| KR0164818B1 (ko) | 옵션가능한 블럭라이트용 반도체 메모리장치 | |
| KR960042764A (ko) | 반도체 기억장치의 컬럼 리던던시 장치 | |
| KR900005445A (ko) | 초고집적/대용량 메모리 집적회로에서 리던던시 스킴 방법 및 그 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060928 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |