KR0172343B1 - 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야

본 발명은 리던던시 회로를 갖는 반도체 메모리 장치에 관한 것이다.

2. 발명이 해결하고자 하는 기술적 과제

본 발명은 컬럼 리던던트 동작이 필요없을 때에는 스페어 쎌로 이루어진 대블럭의 컬럼선택라인을 동기시켜 종래기술에서 16비트(mx16)의 동작 구조로 동작하는 것을 18비트(mx18)로 바꾸어주어 메모리의 활용가능성을 높여주는 리던던시 동작시 비트구성을 달리함을 제공한다.

3. 발명의 해결방법의 요지

본 발명은 메모리 쎌 어레이의 데이터를 독출하기 위한 다수의 활성화 라인인 워드라인과 비트라인과, 상기 비트라인에 실린 데이터를 데이터 출력라인으로 실어주는 컬럼선택라인과, 하나의 컬럼선택라인을 다른 컬럼선택라인으로 대치할 수 있는 비트 구성의 리던던트 회로를 가지는 반도체 메모리 장치에 있어서, 다수개의 컬럼선택라인으로 특정지어지는 대블럭 메모리중에서 일부는 리던던트 동작이 필요한 경우에 리던던트 블럭 메모리로 사용하여 노멀 블럭의 컬럼선택라인을 비활성화시키고 리던던트 블럭의 스페어 컬럼선택라인을 활성화시키는 구성을 가지는 제1비트 구조와, 리던던트 동작이 필요없을 경우에 모든 대블럭 메모리들을 노멀 대블럭 메모리로 활용하는 구성을 가지는 제2비트구조와, 상기 리던던트 동작이 필요없을 경우와 리던던트 동작이 필요한 경우에 페일된 어레이에 해당되는 퓨우즈정보를 두가지 경우의 정보로 가지게 하는 제1수단과, 디코드된 컬럼 어드레스 정보와 연결하여 컬럼선택라인을 만들며 서로 비트 구성을 다르게 하는 제2수단을 포함한다.

4. 발명의 중요한 용도

본 발명은 반도체 메모리 장치에 적합하게 사용된다.

Description

리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치

제1도는 종래 기술에 따른 노멀 16비트(mX16)동작의 쎌 어레이의 구성을 나타내는 블럭도.

제2도는 종래 기술에 따른 리던던트 16비트(mX16)동작의 쎌 어레이의 구성을 나타내는 블럭도.

제3도는 종래 기술에 따른 디코드된 컬럼어드레스 발생회로의 구체적인 회로도.

제4도는 종래 기술에 따른 컬럼선택라인 인에이블 회로의 구체적인 회로도.

제5도는 종래 기술에 따른 실시예로서 리던던시 회로의 구체적인 회로도.

제6(a),(b)도는 종래 기술에 따른 노멀동작 및 리던던시 동작의 동작타이밍도.

제7도는 본 발명에 따른 노멀 18비트(mX18)동작의 쎌 어레이의 구성을 나타내는 블럭도.

제8도는 본 발명에 따른 노멀 16비트(mX16)동작의 쎌 어레이의 구성을 나타내는 블럭도.

제9도는 본 발명에 따른 노멀 및 스페어 쎌에 대한 디코드된 컬럼 어드레스 발생회로의 구체적인 회로도.

제10도는 본 발명에 따른 디코드된 컬럼 어드레스 발생회로의 구체적인 회로도.

제11도는 본 발명에 따른 컬럼선택라인 인에이블 회로의 구체적인 회로도.

제12도는 본 발명에 다른 일실시예로서 노멀 18비트(mX18) 및 리던던트 16비트(mX16) 동작의 리던던시 회로의 구체적인 회로도.

제13(a),(b)도는 본 발명에 따른 제12도의 동작 타이밍도.

제14도는 본 발명에 따른 다른 실시예로서 9비트(mX9) 동작의 리던던시 회로의 구체적인 회로도.

제15도는 본 발명에 따른 또다른 실시예로서 8비트(mX8) 동작의 리던던시 회로의 구체적인 회로도.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 노멀 동작 및 컬럼 리던던시 동작시 각각 비트의 구성을 달리할 수 있는 컬럼 리던던시 회로에 관한 것이다.

일반적으로 리던던시 장치를 구비하고 있는 반도체 메모리 장치에서 컬럼 리던던시(Column Redundancy)동작을 수행할 때 페일(fail)된 어드레스(Address)에 해당된 컬럼선택라인(Column Select Line: CSL)을 선택함으로써 리던던트(Redundant) 동작을 한다. 종래 기술에 의한 리던던시장치를 보면 여분의 컬럼 스페어 쎌(Column Spare Cell)을 메인 쎌(Main Cell)외에도 가지고 있으며, 리던던트 동작이 필요하지 않을 때에는 스페어 컬럼선택라인은 동기시키지 않고 노멀(Nomal) 컬럼선택라인만을 동기 시키게 된다. 즉, 종래 기술에 의한 방법에서 스페어 쎌(spare cell)에 의한 칩 사이즈(chip size) 증가분은 리던던트가 필요없는 경우에 칩 면적의 손실만 초래하게 된다. 제1도, 제2도, 제3도, 제4도에 mx16 동작시에 리던던트가 필요없는 노멀 동작, 이에 필요한 회로 및 제5도에 실시예를 보여준다.

제1도는 종래 기술에 따른 노멀 16비트(mX16)동작시 쎌 어레이의 구성을 나타내는 블럭도이다. 제2도는 종래 기술에 따른 리던던트 16비트(mX16)동작의 쎌 어레이의 구성을 나타내는 블럭도이다. 제3도는 종래 기술에 따른 디코드된 컬럼어드레스 발생회로의 구체적인 회로도이다. 제4도는 종래 기술에 따른 컬럼선택라인 인에이블 회로의 구체적인 회로도이다. 제5도는 종래 기술에 따른 실시예로서 리던던시 회로의 구체적인 회로도이다. 제1도~제6도를 참조하여 설명하면, 제1도에서는 다수개의 소블럭 메모리쎌 4로 이루어진 대블럭 1이 모여 로우디코터(Row Decoder) 100의 제어를 받으며 각각의 대블럭당 한 개의 컬럼선택라인이 동기되어 16비트의 동작이 이루어진다. 노멀 동작시에는 CSLi 2는 동기되지 않으며 이는 제5도에서 보여주듯 컬럼 멀티플렉서 및 퓨우즈(Column Mux Fuse) 층에 위치한 컬럼 퓨우즈(Column Fuse)의 출력인 RENj...q(대블럭마다 컬럼 퓨우즈가 존재함)가 논리로우(Low)상태인 경우에 노드(Node) 22는 논리하이(High)가 되며 디코드된 컬럼 어드레스의 입력(동기시에는 논리하이상태이며, 제3도에 표기했으며 PBLKi는 대블럭을 결정짓는 신호임)과 함께 노드 18, 19를 이루어 노멀 컬럼선택라인은 블럭j로부터 q까지 8개의 블럭에서 동기화된다. 리던던트 신호 RENi는 페일 어드레스(Fail Address)에 해당하는 퓨우즈를 컷팅(cutting)하면 논리하이로 인에이블(enable) 되며 구현회로는 반도체 메모리 장치에서 어떠한 구현수단을 사용해도 좋으므로 본 발명의 설명에서는 생략한다. 제6(a),(b)도는 종래 기술에 따른 노멀동작 및 리던던시 동작의 동작타이밍도이다. 이처럼 노멀 동작시에는 스페어 쎌이 있는 대블럭 1은 컬럼선택라인이 동기되지 않으므로 칩 사이즈만을 증대시킨다. 리던던트 동작(mx16)의 개략도는 제2도에 나타내었으며 노멀 쎌로 이루어진 대블럭내의 소블럭에서 페일이 난 경우에 여기서 페일된 대블럭 1에 해당하는 컬럼선택라인 14를 비동기 시키고 스페어 셀로 이루어진 대블럭 70의 스페어 컬럼선택라인 13을 동기시킴으로써 16비트(mx16)의 동작을 하게된다. 제6(b)도의 동작 타이밍을 참조하면, 해당 페일 어드레스에 속하는 대블럭 1의 컬럼 퓨우즈를 컷팅하게 되므로 RENi(i=1)가 논리하이상태가 되어 상기 제5도의 노드 22는 논리로우가 되며 노멀 컬럼선택라인은 논리로우상태, 스페어 컬럼 선택라인은 논리하이상태로 동기가 된다.

종래 기술에 의한 리던던트 동작은 노멀 동작시에 칩 사이즈의 증대만을 가져오는 문제점이 있다.

따라서, 본 발명의 목적은 컬럼 리던던트 동작이 필요없을 때에는 스페어 쎌로 이루어진 대블럭의 컬럼선택라인을 동기시켜 종래기술에서 16비트(mx16)의 동작 구조로 동작하는 것을 18비트(mx18)로 바꾸어주어 메모리의 활용가능성을 높여주는 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치를 제공함에 있다.

본 발명의 다른 목적은 메모리 쎌이 페일된 쎌이었을 경우에는 종래의 방법과 같이 페일 어레이(Fail Array)부분의 노멀 컬럼선택라인을 비활성화시키고 스페어 컬럼선택라인을 활성화 시켜주어 16비트(mx16)의 동작을 하는 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치를 제공함에 있다.

상기한 목적을 달성하기 위한 본 발명의 기술적 사상은, 메모리 쎌 어레이의 데이터를 독출하기 위한 다수의 활성화 라인인 워드라인과 비트라인과, 상기 비트라인에 실린 데이터를 데이터 출력라인으로 실어주는 컬럼선택라인과, 하나의 컬럼선택라인을 다른 컬럼선택라인으로 대치할 수 있는 비트 구성의 리던던트 회로를 가지는 반도체 메모리 장치에 있어서, 다수개의 컬럼선택라인으로 특정지어지는 대블럭 메모리중에서 일부는 리던던트 동작이 필요한 경우에 리던던트 블럭 메모리로 사용하여 노멀 블럭의 컬럼선택라인을 비활성화시키고 리던던트 블럭의 스페어 컬럼선택라인을 활성화시키는 구성을 가지는 제1비트 구조와, 리던던트 동작이 필요없을 경우에 모든 대블럭 메모리들을 노멀 대블럭 메모리로 활용하는 구성을 가지는 제2비트구조와, 상기 리던던트 동작이 필요없을 경우와 리던던트 동작이 필요한 경우에 페일된 어레이에 해당되는 퓨우즈정보를 두가지 경우의 정보로 가지게 하는 제1수단과, 디코드된 컬럼 어드레스 정보와 연결하여 컬럼선택라인을 만들며 서로 비트 구성을 다르게 하는 제2수단을 가지는데 있다.

제7도는 본 발명에 따른 노멀 18비트(mX18)동작의 쎌 어레이의 구성을 나타내는 블럭도이다. 제8도는 본 발명에 따른 노멀 16비트(mX16)동작의 쎌 어레이의 구성을 나타내는 블럭도이다. 제9도는 본 발명에 따른 노멀 및 스페어 쎌에 대한 디코드된 컬럼 어드레스 발생회로의 구체적인 회로도이다. 제10도는 본 발명에 따른 디코드된 컬럼 어드레스 발생회로의 구체적인 회로도이다. 제7도~제10도를 참조하여 본 발명을 설명하면, 상기 제7도는 리던던트 동작이 필요없을 경우 컬럼 멀티플렉서 및 퓨우즈층 26에 존재하는 18비트(x18), 16비트(x16)를 결정해주는 신호인 PX16E(후술될 제9도에서 보여줌)는 논리로우상태로 외부에서 인가된다. 제9도는 본 발명의 디코드 컬럼어드레스 회로로 스페어 대블럭 110에 해당하는 컬럼 퓨우즈층에 존재하며, 나머지 대블럭은 노멀 쎌로 이루어진 대블럭(i~q)에 해당하는 디코드된 컬럼어드레스 회로가 각각의 퓨우즈층에 위치하게 되며 제10도는 이를 나타낸다. 제10도의 디코드된 컬럼어드레스 회로에는 18비트(X18)구성, 16비트(X16)구성을 결정하는 정보 신호는 들어 있지않다. 제11도는 본 발명에 따른 컬럼선택라인 인에이블 회로의 구체적인 회로도이다. 제12도는 본 발명에 다른 일실시예로서 노멀 18비트(mX18) 및 리던던트 16비트(mX16) 동작의 리던던시 회로의 구체적인 회로도이다. 제13(a),(b)도는 본 발명에 따른 제12도의 동작 타이밍도이다. 제14도는 본 발명에 따른 다른 실시예로서 9비트(mX9) 동작의 리던던시 회로의 구체적인 회로도이다. 제15도는 본 발명에 따른 또다른 실시예로서 8비트(mX8) 동작의 리던던시 회로의 구체적인 회로도이다. 제11~제15도를 참조하여 설명하면, 상기 제11도는 컬럼선택라인을 활성화시키는 회로로 디코드된 컬럼어드레스 출력 DCAi와 컬럼 퓨우즈 정보에 의해 나오는 컬럼선택라인 CSLEi에 의해 구성된다. 상기 제12도는 본 발명의 18비트구성(mx18), 16비트구성(mx16) 동작의 실시예의 회로로 해당되는 동작 타이밍도는 후술될 제13동에 도시하였다. 상기 제12도에서 상기 18비트(mx18) 노멀 동작을 하게되면 컬럼 퓨우즈 정보 RENi(i=i~q) 38은 모두 논리로우상태이다. 상기 컬럼 퓨우즈 정보 RENi를 발생하기 위한 구현 회로는 이미 리던던트 동작을 하는 반도체 메모리 장치에서는 다양한 구현방법이 있으므로 본 발명에서는 페일된 어레이에 해당하는 퓨우즈를 컷팅하면 상기 신호 RENi는 논리하이상태가 되고 반대의 경우는 논리로우가 된다. 또한 18비트(X18)구성의 동작이므로 제어신호 PX16E는 외부에서 논리로우로 인가되므로 노드40은 논리로우이며 노멀 쎌 대블럭에 해당하는 컬럼선택라인 인에이블신호 CSLEi 42는 논리하이상태이다. 또한, 각각 대블럭의 컬럼선택라인을 동기시키는 디코드된 컬럼어드레스 회로 (상기 제1도의 출력 41은 대블럭을 결정짓는 블럭 정보인 PBLKi(i=j~q)에 따라 논리하이상태로 인가된다. 이는 노멀 컬럼선택라인은 논리하이상태로 상기 제6(a),(b)도의 동작 타이밍도에서 보듯 노멀 블럭 16개의 컬럼선택라인이 활성화되며 스페어 쎌로 이루어진 대블럭 24의 2개의 컬럼선택라인이 활성화되어 18비트구성(mx18)의 동작이 이뤄진다. 컬럼이 페일된 어레이가 있을 경우, 스페어 쎌로 이루어진 대블럭은 스페어 컬럼선택라인 23을 동기시켜 노멀 컬럼선택라인을 대치하며 이때는 16비트구성(mx16)의 동작이 이뤄진다. 자세한 동작 설명은 다음과 같다. 16비트구성의 동작을 하기위해서 외부에서 인가되는 신호인 PX16E 38이 논리하이상태로 되고, 페일 어드레스 퓨우즈를 컷팅하면 해당 대블럭의 RENi(i=j~q)는 논리하이가 된다. 즉, 상기 제12도의 노드 40은 논리하이가 되어 노멀 컬럼선택라인 동기신호인 CSLEi(i=i~q)는 논리로우가 되어 노멀 대블럭의 페일된 부분의 컬럼선택라인은 논리로우가 되며 스페어 대블럭 24의 스페어 컬럼선택라인이 논리하이로 활성화되어 16비트구성(mx16)의 동작이 리던던트를 겸비해 수행된다.

제14도는 본 발명의 또 다른 실시예로 리던던트 동작이 필요없을 때는 스페어 쎌로 이루어진 대블럭 55을 노멀 대블럭처럼 사용하여 9비트(mx9)구조가 수행되며 리던던트가 필요한 때에는 제15도에서와 같이 8비트구성(mx8)의 동작이 수행된다.

상기한 본 발명은 도면을 중심으로 예를들어 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다.

Claims (5)

1. 메모리 쎌 어레이의 데이터를 독출하기 위한 다수의 활성화 라인인 워드라인과 비트라인과, 상기 비트라인에 실린 데이터를 데이터 출력라인으로 실어주는 컬럼선택라인과, 하나의 컬럼선택라인을 다른 컬럼선택라인으로 대치할 수 있는 비트 구성의 리던던트 회로를 가지는 반도체 메모리 장치에 있어서, 다수개의 컬럼선택라인으로 특정지어지는 대블럭 메모리중에서 일부는 리던던트 동작이 필요한 경우에 리던던트 블럭 메모리로 사용하여 노멀 블럭의 컬럼선택라인을 비활성화시키고 리던던트 블럭의 스페어 컬럼선택라인을 활성화시키는 구성을 가지는 제1비트 구조와, 리던던트 동작이 필요없을 경우에 모든 대블럭 메모리들을 노멀 대블럭 메모리로 활용하는 구성을 가지는 제2비트구조와, 상기 리던던트 동작이 필요없을 경우와 리던던트 동작이 필요한 경우에 페일된 어레이에 해당되는 퓨우즈정보를 두가지 경우의 정보로 가지게 하는 제1수단과, 디코드된 컬럼 어드레스 정보와 연결하여 컬럼선택라인을 만들며 서로 비트 구성을 다르게 하는 제2수단을 구비함을 특징으로 하는 반도체 메모리 장치.
2. 제1항에 있어서, 상기 제1비트구조 및 제2비트구조가 활성화되는 메모리(m)와의 구성이 각각 mX16, mX18의 구조 및 mX18, mX9의 구조로 구성됨을 특징으로 하는 반도체 메모리 장치.
3. 제1항에 있어서, 상기 제1수단은 상기 대블럭 메모리마다 할당된 컬럼 퓨우즈정보들이 리던던트 동작이 필요없는 경우에는 논리로우상태로 외부에서 인가되는 외부신호와 노아 게이트의 입력이 되며, 반대의 경우에는 논리하이상태로 인가되는 외부신호와 노아 게이트의 입력이 됨을 특징으로 하는 반도체 메모리 장치.
4. 제1항 또는 제3항에 있어서, 상기 제2수단은 상기 노아 게이트의 출력에 페일된 컬럼 퓨우즈정보를 연결하여 디코드된 컬럼어드레스와의 조합으로 컬럼선택라인을 활성화또는 비활성화함을 특징으로 하는 반도체 메모리 장치.
5. 제3항 내지 제4항의 어느하나의 항에 있어서, 상기 외부신호가 상기 노멀 대블럭으로 쓰이는 블럭들의 상기 디코드된 컬럼어드레스회로에는 입력이 되지 않으며, 스페어 블럭으로 쓰이는 블럭들의 상기 디코드된 컬럼 어드레스회로에는 입력이 됨을 특징으로 하는 반도체 메모리 장치.