KR970029884A - 로우 리던던시 회로를 가지는 반도체 메모리 장치 - Google Patents

로우 리던던시 회로를 가지는 반도체 메모리 장치 Download PDF

Info

Publication number
KR970029884A
KR970029884A KR1019950041882A KR19950041882A KR970029884A KR 970029884 A KR970029884 A KR 970029884A KR 1019950041882 A KR1019950041882 A KR 1019950041882A KR 19950041882 A KR19950041882 A KR 19950041882A KR 970029884 A KR970029884 A KR 970029884A
Authority
KR
South Korea
Prior art keywords
line
semiconductor memory
memory device
address
word line
Prior art date
Application number
KR1019950041882A
Other languages
English (en)
Other versions
KR0172348B1 (ko
Inventor
임성민
경계현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950041882A priority Critical patent/KR0172348B1/ko
Publication of KR970029884A publication Critical patent/KR970029884A/ko
Application granted granted Critical
Publication of KR0172348B1 publication Critical patent/KR0172348B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야;
본 발명은 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제;
본 발명은 전체 칩 사이즈를 줄일 수 있는 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지;
반도체 메모리 장치에 있어서, 상기 서브 메모리 어레이에 해당 어드레스를 제공하는 제1라인과, 상기 스페어 워드라인에 해당 어드레스를 제공하는 제2라인과, 상기 퓨우즈 박스로부터의 리던던시 워드라인의 어드레스와 노멀 로우 어드레스를 두개의 입력으로 하고 리던던트 블럭신호에 의해 제어되어 선택된 해당 어드레스를 한개의 라인으로 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력신호를 입력으로 하여 상기 제1라인과 제2라인을 동일한 라인으로 사용하여 상기 출력신호로서 리던던시 동작을 이루게 하여 라인수를 감소시킨다.
4. 발명의 중요한 용도;
반도체 메모리 장치에 적합하게 사용된다.

Description

로우 리던던시 회로를 가지는 반도체 메모리 장치.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 리던던시를 보여주는 실시예도.
제3도는 제2도의 퓨우즈 박스의 실시예도, 제4도는 제2도의 리던던시 블럭신호 발생회로의 실시예도.
제5도는 제2도의 스페어 워드라인 드라이버의 실시예도.
제6도는 본 발명에 따른 멀티플렉서의 구조를 나타내는 회로도.

Claims (3)

  1. 로우 어드레스를 디코딩하여 해당 워드라인에 공급하는 로우디코더와, 다수개의 서브 메모리 어레이와, 상기 다수개의 서브 메모리 어레이중 임의의 하나에만 종속되는 스페어 워드라인과, 상기 다수개의 서브 메모리 어레이에 각각 독립되게 구비되어 리던던시 워드라인의 어드레스가 발생시키는 퓨우즈 박스와, 리던던시 동작이 상기 퓨우즈 박스의 프로그램에 의해 상기 스페어 워드라인이 종속되는 서브 메모리 어레이에서 이루어지는 반도체 메모리 장치에 있어서, 상기 서브 메모리 어레이에 해당 어드레스를 제공하는 제1라인과, 상기 스페어 워드라인에 해당 어드레스를 제공하는 제2라인과, 상기 퓨우즈 박스로부터의 리던던시 워드라인의 어드레스와의 노멀 로우 어드레스를 두개의 입력으로 하고 리던던트 블럭신호에 의해 제어되어 선택된 해당 어드레스를 한개의 라인으로 출력하는 멀티플렉서와, 상기 멀티플렉서의 출력신호를 입력으로 하여 상기 1라인과 제2라인을 동일한 라인으로 사용하여 상기 출력신호로서 리던던시 동작을 이루게 하여 라인수를 감소시킴을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 멀티플렉서가 상기 리던던시 워드라이인 어드레스와 노멀 로우 어드레스의 갯수를 합친 것에 절반의 상기 동일한 라인으로 출력함을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 동일한 라인의 갯수는 로우 퓨우즈의 갯수와 일치함을 특징으로 하는 반도체 메모리 장치.
KR1019950041882A 1995-11-17 1995-11-17 로우 리던던시 회로를 가지는 반도체 메모리 장치 KR0172348B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950041882A KR0172348B1 (ko) 1995-11-17 1995-11-17 로우 리던던시 회로를 가지는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950041882A KR0172348B1 (ko) 1995-11-17 1995-11-17 로우 리던던시 회로를 가지는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970029884A true KR970029884A (ko) 1997-06-26
KR0172348B1 KR0172348B1 (ko) 1999-03-30

Family

ID=19434453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950041882A KR0172348B1 (ko) 1995-11-17 1995-11-17 로우 리던던시 회로를 가지는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR0172348B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572757B1 (ko) * 2000-10-20 2006-04-24 (주)이엠엘에스아이 클러스터 칼럼 디코딩 구조를 가지는 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100572757B1 (ko) * 2000-10-20 2006-04-24 (주)이엠엘에스아이 클러스터 칼럼 디코딩 구조를 가지는 반도체 메모리 장치

Also Published As

Publication number Publication date
KR0172348B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
US4542486A (en) Semiconductor memory device
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
JPH09128994A (ja) 半導体メモリ装置の列冗長回路
KR930020475A (ko) 반도체 메모리 장치의 로우 리던던시 장치
KR930018595A (ko) 반도체 기억장치
US5742556A (en) Redundancy scheme for semiconductor RAMS
KR940026948A (ko) 결함구제회로
KR960002368A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
KR950010141B1 (ko) 반도체 집적회로장치
KR950009744A (ko) 반도체 기억 장치
JPH0421956B2 (ko)
KR960001859B1 (ko) 반도체 메모리장치의 디코딩회로 및 그 방법
KR860006875A (ko) 반도체 장치
US5936269A (en) Semiconductor memory device including a redundant circuit
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
KR970029884A (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR930003164A (ko) 반도체메모리 리던던시 장치
JPH1145600A (ja) 複合データテスト回路が簡素化された半導体メモリ装置
US5848019A (en) Pass gate decoder for a multiport memory dEvice that uses a single ported memory cell array structure
KR960008856A (ko) 용장회로를 갖는 반도체 기억장치
KR970051440A (ko) 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치
KR970051416A (ko) 반도체 메모리의 칼럼 리던던시 회로
KR100311176B1 (ko) 반도체메모리
KR100534206B1 (ko) 반도체 메모리 장치의 리던던시 디코더
KR0170705B1 (ko) 반도체 장치의 리던던시 디코더

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060928

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee