KR970023456A - 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로 - Google Patents

디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로 Download PDF

Info

Publication number
KR970023456A
KR970023456A KR1019950033821A KR19950033821A KR970023456A KR 970023456 A KR970023456 A KR 970023456A KR 1019950033821 A KR1019950033821 A KR 1019950033821A KR 19950033821 A KR19950033821 A KR 19950033821A KR 970023456 A KR970023456 A KR 970023456A
Authority
KR
South Korea
Prior art keywords
output
column
fuse
input
data
Prior art date
Application number
KR1019950033821A
Other languages
English (en)
Other versions
KR100192574B1 (ko
Inventor
이중화
한진만
서동일
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950033821A priority Critical patent/KR100192574B1/ko
Priority to TW085111370A priority patent/TW335530B/zh
Priority to DE19640437A priority patent/DE19640437B4/de
Priority to US08/724,798 priority patent/US5812466A/en
Priority to GB9620723A priority patent/GB2307570B/en
Priority to JP26431496A priority patent/JP3763085B2/ja
Publication of KR970023456A publication Critical patent/KR970023456A/ko
Application granted granted Critical
Publication of KR100192574B1 publication Critical patent/KR100192574B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
본 발명은 반도체 메모리 장치의 컬럼 리던던시 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 멀티 입출력 방식에서도 병렬 테스트 모드의 돈-캐어 되는 어드레스를 입력할 수 있는 디코디드(Decoded) 컬럼 리던던시 회로를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 다수개의 메모리 쎌이 연결된 비트라인과 센스앰프수단 및 컬럼선택라인에 의해 연결되어지는 데이타 입출력라인과 다수개의 컬럼디코더등으로 구성되는 메모리 쎌 어레이는 가지는 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서, 상기 데이타 입출력라인으로 구성되어 상기 메모리 쎌의 데이타를 전달하는 전달수단과, 상기 전달수단과 접속되어 컬럼 어드레스 입력을 해독하여 데이타를 입출력하는 컬럼디코더 및 입출력제어회로수단과, 상기 전달수단에 접속되어 퓨즈로 구성된 다수개의 출력과 상기 전달수단을 제어하는 신호등으로 구성된 회로수단과, 상기 회로수단과 접속되어 한개의 퓨즈에 의해 레벨이 결정되어지는 다수개의 디코디드 퓨즈회로수단과, 상기 데이타 입출력라인들의 데이타들 중 하나의 데이타를 선택적으로 다수개의 데이타 버스라인 중 특정 데이타 버스라인에 전송하기 위한 멀티플렉서 회로수단과, 상기 디코디드 퓨즈회로수단의 출력을 입력으로 하여 신호를 발생시키는 디코딩 회로수단을 포함한다.
4. 발명의 중요한 용도
본 발명은 반도체 메모리 장치의 리던던시 회로에 적합하게 사용된다.

Description

디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 멀티 입출력 방식의 메모리 쎌 어레이의 구성도,
제4도는 본 발명에 따른 디코디드 컬럼 리던던시 구제수단의 구체적인 회로도,
제5도는 본 발명에 따른 디코디드 컬럼 리던던시 구제수단을 포함하는 전체적인 구성도.

Claims (12)

  1. 다수개의 메모리 쎌이 연결된 비트라인과 센스앰프수단 및 컬럼선택라인에 의해 연결되어지는 데이타 입출력라인과 다수개의 컬럼디코더등으로 구성되는 메모리 쎌 어레이는 가지는 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서, 상기 데이타 입출력라인으로 구성되어 상기 메모리 쎌의 데이타를 전달하는 전달수단과, 상기 전달수단과 접속되어 컬럼 어드레스 입력을 해독하여 데이타를 입출력하는 컬럼디코더 및 입출력 제어회로수단과, 상기 전달수단에 접속되어 퓨즈로 구성된 다수개의 출력과 상기 전달수단을 제어하는 신호등으로 구성된 회로수단과, 상기 회로수단과 접속되어 한개의 퓨즈에 의해 레벨이 결정되어지는 다수개의 디코디드 퓨즈회로수단과, 상기 데이타 입출력라인들의 데이타들 중 하나의 데이타를 선택적으로 다수개의 데이타 버스라인 중 특정 데이타 버스라인에 전송하기 위한 멀티플렉서 회로수단과, 상기 디코디드 퓨즈회로수단의 출력을 입력으로 하여 신호를 발생시키는 디코딩 회로수단을 구비함을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  2. 제1항에 있어서, 상기 디코딩 회로수단이 하나의 퓨즈의 절단 유무에 의해 서로 다른 출력을 생성하는 상기 퓨즈수단의 출력을 입력으로 하여 동작하여 디코디드 출력을 여러개 생성함을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  3. 제1항에 있어서, 상기 전달수단이 하나인 퓨즈에 절단 유무에 의해 서로 다른 출력을 생성하는 상기 퓨즈수단의 출력을 입력으로 하여 한 어드레스 입력에 의한 두가지 위상의 신호를 선택적으로 전송시킴을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  4. 제1항에 있어서, 상기 디코디드 퓨즈회로수단이 상기 메모리 쎌 어레이 각각의 세그먼트마다 한개 또는 다수개로 구성되며 다수개의 상기 세그먼트 단위로 상호 리페어할 수 있는 리던던시를 구성함을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  5. 제1항에 있어서, 상기 디코디드 퓨즈회로수단이 각 세그먼트의 출력을 각각의 세그먼트에 전달시키거나 그 세그먼트에서 조합함으로써 어드레스 입력에 해당하는 블럭의 노멀 컬럼선택라인을 차단시킴을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  6. 제1항에 있어서, 상기 디코디드 퓨즈회로수단이 리페어드 어드레스에 응답하여 출력값이 출력되며, 이것에 의해 동작하는 리페어드 컬럼선택라인에 의해 선택되어지는 상기 데이타 입출력라인의 데이타 레벨을 노멀동작시 어드레스 입력에 의해 연결되어지는 상기 데이타 버스라인에 상기 출력값에 따라서 선택적으로 연결시킴을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  7. 워드라인 방향과 수직 방향으로 다수개의 메모리 쎌이 연결된 비트라인과 센스앰프수단, 컬럼선택라인 및 컬럼선택라인에 의해 연결되어지는 데이타 입출력라인등으로 구성되는 멀티 입출력라인 방식 메모리 쎌 어레이와 다수개의 비트라인마다 한개씩의 데이타 입출력라인과 컬럼선택라인을 가지며, 다수개의 데이타 입출력라인을 포함하고 있는 각각의 블럭마다 한개 또는 다수개를 가지는 반도체 메모리 장치의 컬럼 리던던시 회로에 있어서, 상기 데이타 입출력라인으로 구성되어 상기 메모리 쎌의 데이타를 전달하는 전달수단과, 상기 전달수단과 접속되어 컬럼 어드레스 입력을 해독하여 데이타를 입출력하는 컬럼디코더 및 입출력 제어회로수단과, 상기 전달수단에 접속되어 퓨즈로 구성된 다수개의 출력과 상기 전달수단을 제어하는 신호등으로 구성된 회로수단과, 상기 회로수단과 접속되어 한개의 퓨즈에 의해 레벨이 결정되어지는 다수개의 디코디드 퓨즈회로수단과, 상기 데이타 입출력라인들의 데이타들 중 하나의 데이타를 선택적으로 다수개의 데이타 버스라인 중 특정 데이타 버스라인에 전송하기 위한 먹티플렉서 회로수단과, 상기 디코디드 퓨즈회로수단의 출력을 입력으로 하여 신호를 발생시키는 디코딩 회로수단을 구비함을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  8. 제7항에 있어서, 상기 디코딩 회로수단이 하나인 퓨즈의 절단 유무에 의해 서로 다른 출력을 생성하는 상기 퓨즈수단의 출력을 입력으로 하여 동작하여 디코디드 출력을 여러개 생성함을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  9. 제7항에 있어서, 상기 전달수단이 하나의 퓨즈의 절단 유무에 의해 서로 다른 출력을 생성하는 상기 퓨즈수단의 출력을 입력으로 하여 한 어드레스 입력에 의한 두가지 위상의 신호를 선택적으로 전송시킴을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  10. 제7항에 있어서, 상기 디코디드 퓨즈회로수단이 상기 메모리 쎌 어레이 각각의 세그먼트마다 한개 또는 다수개로 구성되며 다수개의 상기 세그먼트 단위로 상호 리페어할 수 있는 리던던시를 구성함을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  11. 제7항에 있어서, 상기 디코디드 퓨즈회로수단이 각 세그먼트의 출력을 각각의 세그먼트에 전달시키거나 그 세그먼트에서 조합함으로써 어드레스 입력에 해당하는 블럭의 노멀 컬럼선택라인을 차단시킴을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
  12. 제7항에 있어서, 상기 디코디드 퓨즈회로수단이 리페어드 어드레스에 응답하여 출력값이 출력되며, 이것에 의해 동작하는 리페어드 컬럼선택라인에 의해 선택되어지는 상기 데이타 입출력라인의 데이타 레벨을 노멀동작시 어드레스 입력에 의해 연결되어지는 상기 데이타 버스라인에 상기 출력값에 따라서 선택적으로 연결시킴을 특징으로 하는 반도체 메모리 장치의 컬럼 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950033821A 1995-10-04 1995-10-04 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로 KR100192574B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019950033821A KR100192574B1 (ko) 1995-10-04 1995-10-04 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로
TW085111370A TW335530B (en) 1995-10-04 1996-09-17 Redundant circuit for decoding fuse semiconductor memory
DE19640437A DE19640437B4 (de) 1995-10-04 1996-09-30 Spaltenredundanzschaltkreis
US08/724,798 US5812466A (en) 1995-10-04 1996-10-02 Column redundancy circuit for a semiconductor memory device
GB9620723A GB2307570B (en) 1995-10-04 1996-10-04 Column redundancy circuits for semiconductor memory devices
JP26431496A JP3763085B2 (ja) 1995-10-04 1996-10-04 半導体メモリ装置の列冗長回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950033821A KR100192574B1 (ko) 1995-10-04 1995-10-04 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로

Publications (2)

Publication Number Publication Date
KR970023456A true KR970023456A (ko) 1997-05-30
KR100192574B1 KR100192574B1 (ko) 1999-06-15

Family

ID=19429132

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950033821A KR100192574B1 (ko) 1995-10-04 1995-10-04 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로

Country Status (6)

Country Link
US (1) US5812466A (ko)
JP (1) JP3763085B2 (ko)
KR (1) KR100192574B1 (ko)
DE (1) DE19640437B4 (ko)
GB (1) GB2307570B (ko)
TW (1) TW335530B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004536A (ko) * 1999-06-29 2001-01-15 김영환 자동 리던던시 회로
KR100800105B1 (ko) * 2001-11-30 2008-02-01 매그나칩 반도체 유한회사 임베디드 디램

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100248350B1 (ko) * 1996-12-31 2000-03-15 김영환 메모리 장치용 휴즈 옵션 회로
DE19729579C2 (de) * 1997-07-10 2000-12-07 Siemens Ag Verfahren zum Aktivieren einer redundanten Wortleitung bei Inter-Segment-Redundanz bei einem Halbleiterspeicher mit in Segmenten organisierten Wortleitungen
US5982693A (en) * 1997-12-10 1999-11-09 Programmable Microelectronics Corporation Sense amplifier with improved bit line initialization
JPH11185469A (ja) * 1997-12-25 1999-07-09 Mitsubishi Electric Corp 半導体集積回路
KR100268433B1 (ko) * 1997-12-29 2000-10-16 윤종용 열 리던던시 구조를 가지는 반도체 메모리 장치
US6041007A (en) * 1998-02-02 2000-03-21 Motorola, Inc. Device with programmable memory and method of programming
US6077211A (en) * 1998-02-27 2000-06-20 Micron Technology, Inc. Circuits and methods for selectively coupling redundant elements into an integrated circuit
KR100333720B1 (ko) * 1998-06-30 2002-06-20 박종섭 강유전체메모리소자의리던던시회로
US6061291A (en) * 1998-07-14 2000-05-09 Winbond Electronics Corporation America Memory integrated circuit supporting maskable block write operation and arbitrary redundant column repair
KR100301042B1 (ko) * 1998-07-15 2001-09-06 윤종용 레이아웃면적을최소화하는리던던시회로
KR100297716B1 (ko) * 1998-09-03 2001-08-07 윤종용 높은멀티비트자유도의반도체메모리장치
US5956276A (en) * 1998-09-16 1999-09-21 Mosel Vitelic Corporation Semiconductor memory having predecoder control of spare column select lines
KR100370232B1 (ko) * 1999-04-28 2003-01-29 삼성전자 주식회사 결함 셀을 리던던시 셀로의 대체를 반복 수행할 수 있는 리던던시 회로
JP3866451B2 (ja) * 1999-06-24 2007-01-10 Ｎｅｃエレクトロニクス株式会社 冗長プログラム回路及びこれを内蔵した半導体記憶装置
JP3581953B2 (ja) * 1999-07-26 2004-10-27 沖電気工業株式会社 半導体記憶装置
US6574763B1 (en) 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
US6307787B1 (en) * 2000-07-25 2001-10-23 Advanced Micro Devices, Inc. Burst read incorporating output based redundancy
KR100351992B1 (ko) * 2000-12-30 2002-09-12 주식회사 하이닉스반도체 반도체 메모리장치의 데이타 입/출력 패스 변경장치
US7012827B2 (en) * 2004-05-07 2006-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Multiple electrical fuses shared with one program device
US7271988B2 (en) * 2004-08-04 2007-09-18 Taiwan Semiconductor Manufacturing Company Method and system to protect electrical fuses
JP2009043328A (ja) * 2007-08-08 2009-02-26 Toshiba Corp 半導体集積回路
US8976604B2 (en) 2012-02-13 2015-03-10 Macronix International Co., Lt. Method and apparatus for copying data with a memory array having redundant memory
US9165680B2 (en) 2013-03-11 2015-10-20 Macronix International Co., Ltd. Memory integrated circuit with a page register/status memory capable of storing only a subset of row blocks of main column blocks
US9773571B2 (en) 2014-12-16 2017-09-26 Macronix International Co., Ltd. Memory repair redundancy with array cache redundancy
US20160218286A1 (en) 2015-01-23 2016-07-28 Macronix International Co., Ltd. Capped contact structure with variable adhesion layer thickness
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02146195A (ja) * 1988-11-28 1990-06-05 Nec Corp 半導体記憶装置
JP2600018B2 (ja) * 1990-09-29 1997-04-16 三菱電機株式会社 半導体記憶装置
US5343429A (en) * 1991-12-06 1994-08-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundant circuit and method of testing to see whether or not redundant circuit is used therein
JPH05166396A (ja) * 1991-12-12 1993-07-02 Mitsubishi Electric Corp 半導体メモリ装置
JP2856645B2 (ja) * 1993-09-13 1999-02-10 株式会社東芝 半導体記憶装置
JPH07282597A (ja) * 1994-04-12 1995-10-27 Mitsubishi Electric Corp 半導体記憶装置
KR960016807B1 (ko) * 1994-06-30 1996-12-21 삼성전자 주식회사 반도체 메모리 장치의 리던던시 회로
US5548553A (en) * 1994-12-12 1996-08-20 Digital Equipment Corporation Method and apparatus for providing high-speed column redundancy

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004536A (ko) * 1999-06-29 2001-01-15 김영환 자동 리던던시 회로
KR100800105B1 (ko) * 2001-11-30 2008-02-01 매그나칩 반도체 유한회사 임베디드 디램

Also Published As

Publication number Publication date
JP3763085B2 (ja) 2006-04-05
KR100192574B1 (ko) 1999-06-15
JPH09128994A (ja) 1997-05-16
TW335530B (en) 1998-07-01
GB2307570B (en) 1997-11-26
GB2307570A (en) 1997-05-28
GB9620723D0 (en) 1996-11-20
DE19640437A1 (de) 1997-04-10
DE19640437B4 (de) 2006-01-19
US5812466A (en) 1998-09-22

Similar Documents

Publication Publication Date Title
KR970023456A (ko) 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로
KR100530930B1 (ko) 낸드 플래시 메모리 장치의 멀티-ｉ/ｏ 리페어 방법 및그의 낸드 플래시 메모리 장치
JP2632076B2 (ja) 半導体記憶装置
KR930018594A (ko) 반도체 기억 장치
KR900019028A (ko) 리던던트 블럭을 가지는 반도체 메모리장치
KR960042765A (ko) 반도체 메모리장치의 메모리 셀 테스트 제어회로 및 방법
KR900005469A (ko) 시리얼 입출력 반도체 메모리
KR100578141B1 (ko) 읽기 속도를 향상시킬 수 있는 낸드 플래시 메모리 장치
KR880009373A (ko) 반도체 기억장치
KR100518597B1 (ko) 입출력 데이터 폭을 선택적으로 변경시키는 저전력 소비형반도체 메모리 장치 및 이에 대한 데이터 입출력 방법
JP4125448B2 (ja) 半導体メモリ装置
KR970067377A (ko) 번인 테스트 시간을 감소하기 위한 장치 및 그 방법
KR100541687B1 (ko) 누설전류 감소를 위한 메모리 장치
KR930014622A (ko) 컬럼 리페어의 입출력 선택회로
KR970060223A (ko) 반도체 기억 장치 및 그 제어 방법
GB2321119A (en) Memory having a redundancy scheme
JPH02192092A (ja) 半導体記憶装置
KR0172343B1 (ko) 리던던시 동작시 비트구성을 달리하는 반도체 메모리 장치
US5956276A (en) Semiconductor memory having predecoder control of spare column select lines
KR970051416A (ko) 반도체 메모리의 칼럼 리던던시 회로
KR20050079535A (ko) 반도체 소자의 리던던시 회로
KR970051438A (ko) 로우 리던던시 회로를 가지는 반도체 메모리 장치
KR950020754A (ko) 컬럼 리던던시 회로
KR950001765A (ko) 반도체 기억장치
KR0172385B1 (ko) 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100114

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee