KR950001765A - 반도체 기억장치 - Google Patents
반도체 기억장치 Download PDFInfo
- Publication number
- KR950001765A KR950001765A KR1019940013683A KR19940013683A KR950001765A KR 950001765 A KR950001765 A KR 950001765A KR 1019940013683 A KR1019940013683 A KR 1019940013683A KR 19940013683 A KR19940013683 A KR 19940013683A KR 950001765 A KR950001765 A KR 950001765A
- Authority
- KR
- South Korea
- Prior art keywords
- pairs
- data
- data line
- common data
- din
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
동작의 고속화가 가능해짐과 동시에 안정된 신뢰성이 높은 동작이 가능해지고, 기입 비트 수를 독출비트 수보다 증가시킬 수 있어 설계의 자유도를 높인다.
동일한 비트선 BL,NBL 쌍에 접속되는 셀(1) 중의 워드선 WL에 의해 선택된 셀(1)에 기입 트랜지스터(2)를 통해 데이타 입력선 DIN,DINI로부터의 데이타를 기입하는 경우에 공통 데이타선 DL,NDL 쌍과 비트선 BL,NBL 쌍 사이에 제1컬럼 디코더만 개재하므로, 저전위 데이타의 전압의 부상이 억제되어 데이타의 기입이 확실해지고, 기입 트랜지스터(2)를 공통 데이타선 DL,NDL 쌍에 대응시킨 비트 수의 데이타 기입이 가능하도록 하여 기입 데이타의 비트 수를 출력 데이타 비트 수보다 크게 취할 수 있도록 했다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 한 실시예에 관한 반도체 기억 장치의 부분 회로 구성도.
Claims (3)
- 매트릭스상으로 배치된 메모리 셀 어레이의 동일 행의 복수의 메모리 셀 (1,1(1),1(2))를 선택하는 복수의 워드선(WL(1),WL(2)), 상기 메모리 셀 어레이의 동일 열의 복수의 메모리 셀에 공통으로 접속되고, 상기 워드선에 의해 선택된 메모리 셀과의 사이에서 데이타의 수수(授授)를 행하는 복수의 비트선 쌍(BL,NBL), 미리 결정된 수의 상기 비트선 쌍 중의 하나를 선택적으로 복수의 제1공통 데이타선 쌍 중의 대응하는 하나에 접속 가능한 제1컬럼 디코더(FCD), 상기 각 제1의 공통 데이타선 쌍에 접속되고, 외부에서 각 데이타 입력선 쌍(DIN,DINI)를 통해 입력된 데이타에 기초해서 선택된 메모리 셀에 데이타를 기입하기 위한 복수의 기입 수단(2,3), 상기 복수의 제1공통 데이타선 쌍 중의 하나를 선택적으로 제2의 공통 데이타선 쌍(SDL,SNDL)에 접속 가능한 제2컬럼 디코더(SCD) 및 상기 제2의 공통 데이타선 쌍과 접속되고, 선택된 메모리 셀로부터의 데이타를 제1의 공통 데이타선 쌍 및 제2의 공통 데이타선 쌍을 통해 독출하는 감지 증폭기(4)를 구비하는 것을 특징으로 하는 반도체 기억 장치.
- 제1항에 있어서, 상기 기입 수단(2,3)의 제어는 상기 제1컬럼 디코더(FCD)에 입력되는 디코드 신호에 기초하는 제어 신호에 의해 행해지는 것을 특징으로 하는 반도체 기억 장치.
- 제1 또는 2항에 있어서, 상기 데이타 입력선 쌍(DIN,DINI)의 수가 외부로 데이타를 출력하는 출력버퍼 수보다 많은 것을 특징으로 하는 반도체 기억 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-147666 | 1993-06-18 | ||
JP14766693A JP3129880B2 (ja) | 1993-06-18 | 1993-06-18 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950001765A true KR950001765A (ko) | 1995-01-03 |
KR0164879B1 KR0164879B1 (ko) | 1999-02-01 |
Family
ID=15435532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940013683A KR0164879B1 (ko) | 1993-06-18 | 1994-06-17 | 반도체 기억 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5479373A (ko) |
EP (1) | EP0630025B1 (ko) |
JP (1) | JP3129880B2 (ko) |
KR (1) | KR0164879B1 (ko) |
DE (1) | DE69420195T2 (ko) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6085283A (en) * | 1993-11-19 | 2000-07-04 | Kabushiki Kaisha Toshiba | Data selecting memory device and selected data transfer device |
KR0179097B1 (ko) * | 1995-04-07 | 1999-04-15 | 김주용 | 데이타 리드/라이트 방법 및 장치 |
WO1997049251A1 (en) * | 1996-06-18 | 1997-12-24 | Compuserve Incorporated | Integrated voice, facsimile and electronic mail messaging system |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59161061A (ja) * | 1983-02-10 | 1984-09-11 | Fujitsu Ltd | 半導体記憶装置 |
JPH02292647A (ja) * | 1989-05-02 | 1990-12-04 | Toshiba Corp | 半導体記憶装置 |
JP2531829B2 (ja) * | 1990-05-01 | 1996-09-04 | 株式会社東芝 | スタティック型メモリ |
US5285414A (en) * | 1990-09-26 | 1994-02-08 | Hitachi, Ltd. | Semiconductor memory having transistors which drive data lines in accordance with values of write data and column select signal |
JPH04325991A (ja) * | 1991-04-26 | 1992-11-16 | Fujitsu Ltd | 半導体記憶装置 |
JP3057836B2 (ja) * | 1991-08-19 | 2000-07-04 | 日本電気株式会社 | 半導体記憶装置 |
-
1993
- 1993-06-18 JP JP14766693A patent/JP3129880B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-17 EP EP94109409A patent/EP0630025B1/en not_active Expired - Lifetime
- 1994-06-17 KR KR1019940013683A patent/KR0164879B1/ko not_active IP Right Cessation
- 1994-06-17 US US08/259,973 patent/US5479373A/en not_active Expired - Lifetime
- 1994-06-17 DE DE69420195T patent/DE69420195T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0630025A3 (en) | 1995-09-20 |
EP0630025B1 (en) | 1999-08-25 |
JPH07141885A (ja) | 1995-06-02 |
JP3129880B2 (ja) | 2001-01-31 |
EP0630025A2 (en) | 1994-12-21 |
DE69420195D1 (de) | 1999-09-30 |
DE69420195T2 (de) | 2000-01-05 |
KR0164879B1 (ko) | 1999-02-01 |
US5479373A (en) | 1995-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5936881A (en) | Semiconductor memory device | |
KR100241079B1 (ko) | 병렬 데이터 초기화기능을 가진 멀티포트 메모리셀및 메모리 | |
KR960015578A (ko) | 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치 | |
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR950001289B1 (ko) | 반도체기억장치 | |
KR940016225A (ko) | 반도체 기억장치 | |
KR920022291A (ko) | 프리챠지된 비트선을 갖는 멀티 포트 메모리 장치 | |
KR0158933B1 (ko) | 반도체 기억 장치 | |
KR920020499A (ko) | 반도체 기억 장치 | |
US7433259B2 (en) | Semiconductor memory device having layered bit line structure | |
KR920013440A (ko) | 열 디코드에 의한 비트 라인 등화 기능을 구비한 반도체 메모리 | |
US5835419A (en) | Semiconductor memory device with clamping circuit for preventing malfunction | |
KR970017610A (ko) | 반도체 메모리 장치 | |
US6781917B2 (en) | Semiconductor memory device with dual port memory cells | |
KR950001765A (ko) | 반도체 기억장치 | |
KR910019057A (ko) | 반도체 메모리 장치 | |
KR0154756B1 (ko) | 반도체 메모리 장치의데이타 입출력 제어회로 | |
KR880014569A (ko) | 반도체 기억장치 | |
KR100365296B1 (ko) | 비파괴 판독형 비휘발성 강유전체 메모리의 구동 회로 | |
JPH08147980A (ja) | 半導体記憶装置 | |
KR860002156A (ko) | 반도체 장치 | |
KR20190054468A (ko) | 데이터 입출력 단위들이 서로 상이한 글로벌 라인 그룹들을 갖는 메모리 장치 | |
KR960002355A (ko) | 반도체 메모리 장치 및 그 어레이 배열방법 | |
KR970051310A (ko) | 싱글 에스램 셀을 사용한 이중 포트 에스램 | |
KR100324013B1 (ko) | 반도체소자의데이타전송방법및그장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080813 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |