KR100197997B1 - 반도체 메모리 소자의 로우컬 리페어 컬럼라인 선택장치 - Google Patents

Abstract

본 발명은 반도체 메모리 소자의 컬럼 리던던시 선택장치에 관한 것으로, 특히 종래의 글로벌 리페어 컬럼 동작 대신에 로우컬하게 리페어 동작을 수행하므로써 리페어 효율과 설계면적을 감소시키기 위한 것으로 상기 목적 달성을 위하여 리페어 컬럼 게이트 신호 발생수단과, 퓨즈 박스부와, 제1스위칭 수단과, 제2스위칭 수단과, 리페어 스위칭 수단과, 컬럼 디코더 디세이블 라인과, 컬럼 디코더 퓨즈박스 라인과, 정상 컬럼 게이트 신호 라인과, 리페어 컬럼 게이트 신호 라인을 구비한다.

Description

반도체 메모리 소자의 로우컬 리페어 컬럼라인 선택장치

제1도는 종래기술에 따른 글로벌 리페어 컬럼라인 선택장치.

제2도는 종래기술에 따른 블럭별 제어 가능한 로우컬 리페어 컬럼 라인 선택 장치.

제3도는 본 발명의 일실시예에 따른 각 I/O 별로 제어 가능한 로우컬 리페어 컬럼라인 선택장치.

제4도는 본 발명의 이실시예에 따른 각 I/O 별로 제어 가능한 로우컬 리페어 컬럼라인 선택장치.

* 도면의 주요부분에 대한 부호의 설명

101, 201, 202, 203, 204, 323, 324, 422 : 컬럼디코더 디세이블 라인

105, 206, 318, 402 : 컬럼 디코더 퓨즈 박스 라인

104, 205, 319, 403 : 컬럼 어드레스

102, 207, 208, 209, 210 : 퓨즈 박스부

103, 211, 212, 213, 214, 321, 322, 405 : 리페어 컬럼 게이트 신호 발생기

106, 215, 301, 401 : 정상 컬럼 게이트 신호 라인

115 : 글로벌 리페어 컬럼 게이트 신호 라인

216, 217, 218, 219, 325, 326, 423 : 리페어 컬럼 게이트 신호 라인

본 발명은 반도체 메모리 소자의 컬럼 리던던시 선택장치에 관한 것으로, 특히 각각의 I/O에 연결된 리페어 컬럼라인을 각각의 I/O에 따라 독립적으로 사용하는 구조를 가지는 컬럼 리던던시 선택장치에 관한 것이다.

제1도는 종래기술에 따른 글로벌 리페어 컬럼라인 선택장치로, 8개(0∼7)의 서브 블럭(Sub Block)이 횡으로 배열되어 있고, 서브 블럭0과1, 서브(Sub) 블럭 2와3, 서브(Sub) 블럭4와5, 서브(Sub) 블럭6과7 사이에 각각 I/O 라인이 종으로 배열되어 있으며, 상기 각 썹 블럭에는 정상 컬럼라인과 리페어 컬럼라인이 존재하고, 상기 각 정상 컬럼라인과 각 I/O 라인 사이에는 직렬접속된 2개의 NMOS형 트랜지스터가 있으며, 상기 각 2개의 NMOS형 트랜지스터중 일측 트랜지스터 게이트(128, 129, 130, 131)는 컬럼 디코더부에 접속된 정상 컬럼게이트 신호 라인(106)이 접속되고, 타측 트랜지스터 게이트(124, 125, 126, 127)는 퓨즈 박스부에 접속된 컬럼 디코더 디세이블 라인(101)이 접속되며, 상기 각 리페어 컬럼라인과 각 I/O 라인 사이에는 다른 NMOS형 트랜지스터(132, 133, 134, 135)가 있으며, 상기 다른 NMOS형 트랜지스터 게이트는 리페어 컬럼 게이트 신호 발생기(103) 출력단에 접속된 글로벌 리페어 컬럼 게이트 신호 라인(115)이 접속되고, 정상 컬럼라인 선택 신호를 발생시키는 컬럼 디코더부와, 퓨즈박스부(102)와, 리페어 컬럼 게이트 신호 발생부(103)로 구성된다.

상기한 구성으로 이루어진 제1도에 도시된 글로벌 리페어 컬럼라인 선택장치는 모든 썹 블럭에 있는 각각의 I/O 라인에 연결된 각각의 리던던시 컬럼을 페일 어드레스에 의한 퓨즈 신호를 이용하여 글로벌하게 사용하였다 따라서 하나의 썹 블럭내의 정상 컬럼라인에 페일이 발생하여 리페어 컬럼라인으로 대체하는데 있어 상기 페일이 발생된 정상 컬럼라인을 선택하는 어드레스에 의해 선택된 다른 I/O라인을 가지고 있는 썹 블럭의 리페어 컬럼라인에서도 동시에 리페어가 일어나 전체적인 리페어 효율이 떨어지게 되는 문제점이 있었다.

제2도는 종래기술에 따른 블럭별 제어 가능한 로우컬 리페어 컬럼라인 선택장치로, 상기 제1도에 도시된 글로벌 리페어 컬럼라인 선택장치와 비교시 1개의 리페어 컬럼 게이트 신호 발생기(103)에 의해 각 썹 블럭내의 리페어 컬럼라인이 동시에 리페어 되는 글로벌 리페어 컬럼라인 선택장치와는 달리 I/O 라인을 공유하고 있는 양쪽 2개(0과1, 2와3, 4와5, 6과7)의 썹 블럭에서 독립적으로 제어할 수 있도록 되어 있다. 따라서 서브(Sub) 블럭0과1, 서브(Sub) 블럭2와3, 서브(Sub) 블럭4와5, 서브(Sub) 블럭6과7을 공유하고 있는 각 I/O 라인에 접속된 리페어 컬럼라인을 구동시키는 퓨즈 박스부(207, 208, 209, 210)와 리페어 컬럼 게이트 신호 발생기(211, 212, 213, 214)가 각각 4개씩 필요하게 되며 또한 글로벌 리페어 컬럼라인 선택장치에 있어서는 하나의 퓨즈 박스부(102)에 접속된 하나의 컬럼 디코더 디세이블 라인(101)이 각 I/O 라인과 각 정상 컬럼라인 사이에 접속된 모든 NMOS형 트랜지스터 게이트(124, 125, 126, 127)에 접속되어 있는 반면, 4개의 컬럼 디코더 디세이블 라인(201, 202, 203, 204)이 필요하게 되며 또한 컬럼 디코더부와 4개의 퓨즈 박스부(207, 208, 209, 210)를 연결하는 라인(206)의 길이가 증가하게 된다.

따라서, 제2도에 도시된 블럭별 제어 가능한 로우컬 리페어 컬럼라인 선택장치는 상기 글로벌 리페어 컬럼라인 선택장치에 비해 리페어 효율이 증가되는 장점이 있는 반면, 컬럼 디코더와 4개의 퓨즈 박스부(207, 208, 209, 210)를 연결하는 라인이 증가하고 상기 퓨즈 박스부와 리페어 컬럼 게이트 신호 발생기(211, 212, 213, 214)의 수가 증가하게 되어 결국 설계면적이 커지게 되는 단점이 있다.

이상에서 설명한 바와 같이, 상기 제1도의 글로벌 컬럼라인 선택장치에 있어서는 상기 제2도의 블럭별 제어 가능한 로우컬 리페어 컬럼라인 선택장치에 비해 설계면적이 줄어드는 장점이 있는 반면에 리페어 효율이 떨어지는 단점이 있으며 상기 제2도의 블럭별 제어 가능한 로우컬 리페어 컬럼라인 선택장치는 상기 제1도의 글로벌 컬럼라인 선택장치에 비해 리페어 효율이 증가하는 장점이 있는 반면에 설계면적이 증가하게 되는 단점이 있다.

이상에서 설명한 바와 같이, 종래의 컬럼라인 선택장치에 있어서는 설계면적이 증가하고 리페어 효율이 감소하게 되는 문제점이 있었다.

따라서, 본 발명은 설계면적을 감소시키고 리페어 효율을 증가시키기 위한 로우컬 리페어 컬럼라인 선택장치를 제공함에 그 목적이 있다.

상기 목적 달성을 위한 본 발명의 일실시예 및 이실시예는 따른 로우컬 리페어 컬럼라인 선택장치는 정상 컬럼 동작시 정상 컬럼라인과 I/O 라인을 연결시켜 주기 위한 제1스위칭 수단과, 리페어 컬럼 동작시 정상 컬럼라인과 I/O 라인의 연결을 차단시켜 주기 위한 제2스위칭 수단과, 리페어 컬럼 동작시 리페어 컬럼라인과 I/O 라인을 연결시켜 주기 위한 리페어 스위칭 수단과, 리페어 컬럼 동작시 제2스위칭부를 제어하고 리페어 컬럼 게이트 신호 발생기를 동작시키기 위한 신호를 발생시키는 퓨즈 박스 수단 리페어 컬럼 동작시 상기 퓨즈 박스부로부터 신호를 입력받아 리페어 스위칭부를 턴-온시키기 위한 리페어 컬럼 게이트 신호 발생 수단과, 상기 제2스위칭부 게이트 단자와 상기 퓨즈 박스부 사이에 접속되는 컬럼 디코더 디세이블 라인과, 컬럼 디코더부와 상기 제1스위칭부 게이트 단자 사이에 접속되는 정상 컬럼 게이트 신호 라인과, 상기 리페어 스위칭부 게이트 단자와 상기 리페어 컬럼 게이트 신호 발생기 사이에 접속되는 리페어 컬럼 게이트 신호 라인과, 컬럼 디코더부와 상기 퓨즈 박스부 사이에 접속되는 4개의 라인으로 연결된 컬럼 디코더 퓨즈 박스 라인을 포함하는 것을 특징으로 한다.

상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해질 것이다.

이하, 첨부도면을 참조하여 본 발명의 일실시예를 상세히 설명하기로 한다.

제3도는 본 발명의 일실시예에 따른 각 I/O 별로 제어 가능한 로우컬 리페어 컬럼라인 선택장치로, 정상 컬럼라인을 선택하기 위한 컬럼 디코더부와, 정상 컬럼라인과 리페어 컬럼라인이 존재하는 8개의 썹 블럭(0∼7)과, 양쪽 2개의 썹 블럭(0과1, 2와3, 4와5, 6과7) 사이에 존재하는 I/O 라인(I/O i∼I/O P)과, 각 I/O 라인과 정상 컬럼라인 사이에 접속된 제1스위칭부(331, 332, 333, 334) 및 제2스위칭부(327, 328, 329, 330)와, 상기 각 I/O 라인과 리페어 컬럼라인 사이에 접속된 리페어 스위칭부(335, 336, 337, 338)와, 상기 컬럼 디코더부와 제1스위칭부 NMOS형 트랜지스터 게이트에 접속된 정상 컬럼 게이트 신호 라인(301)과, 상기 컬럼 디코더부와 2개의 퓨즈 박스부(319, 320)를 연결하는 4개의 라인으로 이루어진 컬럼 디코더 퓨즈 박스 라인(318)과, 상기 컬럼 디코더 퓨즈 박스 라인(318)과 한 리페어 컬럼게이트 신호 발생기(321) 사이에 접속된 한 퓨즈 박스부(319)와, 상기 컬럼 디코더 퓨즈 박스 라인(318)과 다른 리페어 컬럼 게이트 신호발생기(322) 사이에 접속된 다른 퓨즈 박스부(320)와, 상기 한 퓨즈박스부(319)와 썹 블럭(0, 1, 2, 3)의 리페어 스위칭부(335, 336) 게이트 단자 사이에 접속된 한 리페어 컬럼 게이트 신호 발생기(321)와, 상기 다른 퓨즈 박스부(320)와 썹 블럭(4, 5, 6, 7)의 리페어 스위칭부(337, 338) 게이트 단자 사이에 접속된 다른 리페어 컬럼 게이트 신호 발생기(322)와, 상기 한 리페어 컬럼 게이트 신호 발생기(321)와 상기 썹 블럭(0, 1, 2, 3)의 리페어 스위칭부(335, 336) 게이트 단자 사이에 접속된 한 리페어 컬럼 게이트 신호 라인(325)과, 상기 다른 리페어 컬럼 게이트 신호 발생기(322)와 상기 썹 블럭(4, 5, 6, 7)의 리페어 스위칭부(337, 338) 게이트 단자 사이에 접속된 다른 리페어 컬럼 게이트 신호 라인(326)과, 서브(Sub) 블럭0과1 서브(Sub) 블럭2와 3 사이의 제2스위칭부(327, 328 )게이트 단자와 한 퓨즈 박스부(319) 사이에 접속된 한 컬럼 디코더 디세이블 라인(323)과, 서브(Sub) 블럭4와5, 서브(Sub) 블럭6과7 사이에 접속된 제2스위칭부(329, 330) 게이트 단자와 다른 퓨즈 박스부(320) 사이에 접속된 다른 컬럼 디코더 디세이블 라인(324)으로 구성된다.

상기 구성에 따른 동작을 보면, 예를들어 서브(Sub) 블럭0에서 어떤 결함이 발생되었다고 가정하면, 와이 어드레스(319)에 서브(Sub)블럭0에서 발생한 결함 컬럼 어드레스 신호가 들어을 경우 우측 퓨즈 박스부(320)의 리페어 컬럼을 위한 퓨즈는 끊지 않기 때문에 리페어 컬럼 게이트 신호 발생기(322)는 동작하지 않고 컬럼 디코더 디세이블 라인(324)으로 하이 신호가 출력되어 썹 블럭(4∼7)의 제2스위칭부 NMOS형 트랜지스터가 턴-온되어 정상적인 동작을 수행한다.

하지만, 좌측 퓨즈 박스부(319)의 리페어 컬럼을 위한 퓨즈 박스는 서브(Sub) 블럭0에서 발생한 결함 컬럼 어드레스의 정보에 따라 절단되어 컬럼 디코더 디세이블 라인(323)으로는 로우 신호가 발생되므로 썹 블럭(0∼3)의 제1스위칭부(331, 332)가 인에이블 되더라도 정상 컬럼라인(302, 303, 304, 305)과 I/O 라인은 연결되지 않는다. 계속해서 리페어 동작을 하기 위해 좌측 퓨즈 박스부(319)의 해당 퓨즈를 절단하여 좌측 리페어 컬럼 게이트 신호 발생기(321)에 의해 발생한 하이 신호가 리페어 컬럼 게이트 신호 라인(325)을 통해 리페어 스위칭부(335, 336)를 턴-온시켜 리페어 컬럼라인과 I/O 라인을 연결시켜 주므로써 상기 서브(Sub) 블럭0부터 3에서만 리드 혹은 라이트 동작을 수행하게 된다.

제4도는 본 발명의 이실시예에 따른 각 I/O 별로 제어 가능한 로우컬 리페어 컬럼라인 선택장치로, 제3도에 도시된 본 발명의 일실시예를 확장한 것으로 썹 블럭이 0부터 15까지 있다고 가정할 경우, 하나의 리페어 컬럼 게이트 신호 발생기(405)와 하나의 퓨즈 박스부(404)로 8개 썹 블럭(0∼7)내의 정상 컬럼라인과 I/O 라인을 연결시켜 주는 제2스위칭부(424, 425, 426, 427)와 리페어 컬럼라인과 I/O 라인을 연결시켜 주는 리페어 스위칭부(432, 433, 434, 435)를 제어하고, 서브(Sub) 블럭 8부터 15까지는 다른 리페어 컬럼 게이트 신호 발생기와 다른 퓨즈 박스부로 제어하는 구조를 가진다.

상기 구성으로 이루어진 본 발명의 이실시에에 대한 동작관계는 제3도에 도시된 본 발명의 일실시예의 동작과 동일하므로 이에 대한 설명은 약하기로 한다.

이제 제1도와 제2도에 도시된 종래의 리페어 컬럼라인 선택장치와 제3도와 제4도에 도시된 본 발명의 실시예에 따른 리페어 컬럼라인 선택장치를 상호 비교해 보면, 상기 제1도에 도시된 리페어 컬럼라인 선택장치에 비해 하나의 결함 컬럼라인에 따른 리페어 동작시 리페어 컬럼라인 전체에 대해서 리페어 동작을 하지 않고 리

페어가 일어난 해당 썹 블럭내의 리페어 컬럼라인만 리페어 동작을 수행하므로써 리페어 효율을 향상시켰으며, 상기 제2도에 도시된 리페어 컬럼라인 선택장치에 비해 리페어 효율은 조금 떨어지지만 퓨즈 박스부의 갯수와 리페어 컬럼 게이트 신호 발생기의 갯수가 반으로 줄어들어 설계면적이 그 만큼 감소하게 되는 장점이 있다.

이상에서 설명한 바와 같이, 본 발명의 로우컬 리페언 컬럼라인 선택장치를 반도체 메모리 장치에 구현하게 되면 리페어 효율이 향상되고 설계면적이 감소하게 되는 효과가 있다.

본 발명의 바람직한 실시예들은 예시의 목적을 위한 것으로 당업자라면 청구된 특허청구의 범위에 개시된 본 발명의 사상과 범위를 통해 각종 수정, 변경, 대체 및 부가가 가능할 것이다.

Claims (8)

1. 정상 컬럼라인을 선택하기 위한 컬럼 디코더부와, 정상 컬럼라인과 리페어 컬럼라인이 존재하는 복수개의 서브 블럭과, 라이트 동작시 데이타 입·출력을 위한 I/O 라인과, 정상 컬럼라인 선택 신호를 차단하고 리페어 동작을 위한 퓨즈 박스부를 포함하는 것을 특징으로 하는 로우컬 리페어 컬럼라인 선택장치에 있어서, 정상 컬럼 동작시 턴-온되어 정상 컬럼라인과 I/O 라인을 연결시켜 주기 위한 제1스위칭 수단과, 리페어 동작시 상기 정상 컬럼라인과 I/O 라인의 연결을 차단하기 위한 제2스위칭 수단과, 리페어 동작시 리페어 컬럼라인과 I/O 라인을 연결시켜 주기 위한 리페어 스위칭 수단과, 컬럼 디코더부와 제1스위칭부 게이트 단자에 접속된 정상 컬럼 게이트 신호 라인과, 게이트 신호 발생 수단과, 상기 리페어 컬럼 게이트 신호 발생기와 리페어 스위칭부 게이트 단자 사이에 접속된 리페어 컬럼 게이트 신호 라인과, 제2스위칭부와 퓨즈 박스부 사이에 접속된 컬럼 디코더 디세이블 라인과, 컬럼 디코더부와 퓨즈 박스부 사이에 접속된 4개의 라인으로 이루어진 컬럼 디코더 퓨즈 박스 라인을 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.
2. 제1항에 있어서, 상기 제1스위칭 수단은 모스 트랜지스터를 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.
3. 제1항에 있어서, 상기 제2스위칭 수단은 모스 트랜지스터를 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.
4. 제1항 또는 제2항에 있어서, 상기 제1스위칭 수단은 NMOS형 트랜지스터를 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.
5. 제1항 또는 제3항에 있어서, 상기 제2스위칭 수단은 NMOS형 트랜지스터를 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.
6. 제1항에 있어서, 상기 리페어 스위칭 수단은 모스 트랜지스터를 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.
7. 제1항 또는 제6 항에 있어서, 상기 리페어 스위칭 수단은 NMOS형 트랜지스터를 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.
8. 제1항에 있어서, 상기 리페어 컬럼 게이트 신호 발생 수단은 앤드 게이트를 포함하는 것을 특징으로 하는 로우컬 컬럼라인 선택장치.