KR100200069B1 - 반도체 메모리 장치의 컬럼리던던시 회로 - Google Patents

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야 :

본 발명은 고정의 결함컬럼을 여분의 스페어컬럼으로 대용하는 반도체 메모리 장치의 컬럼리던던시회로에 관한 것이다.

2. 발명이 해결하려고 하는 기술적 과제 :

리던던시효율을 높이는 동시에 스페어컬럼자체에 결함이 있는 경우에도 사용가능한 컬럼리던던시회로를 구현하고자 한다.

3. 발명의 해결방법의 요지 :

반도체 메모리장치의 컬럼리던던시회로에 있어서 : 리던던트 컬럼디코더의 출력단이 입력단에 접속된 소정개수의 스위칭부와; 상기 소정개수의 스위칭부 중 인접하는 스위칭부의 출력단이 입력단에 접속된 소정개수의 게이팅부로 구성되는 선택수단을 더 구비하며, 소정의 결합컬럼을 대용하는 소정의 스페어컬럼자체에 결함이 발생된 경우 상기 결함이 발생된 스페어컬럼대신에 인접하는 스페어컬럼을 사용함을 요지로 한다.

4. 발명의 중요한 용도 :

리던던시효율을 높인 반도체 메모리장치.

Description

반도체 메모리 장치의 컬럼리던던시회로

제1도는 종래기술에 따른 컬럼리던던시를 보여주는 블록도.

제2도는 제1도에 따른 컬럼리던던시의 개념도.

제3도는 본 발명의 실시예에 따른 컬럼리던던시를 보여주는 블록도.

제4도는 제3도에 따른 컬럼리던던시의 개념도.

제5도는 제4도를 구성하는 스위칭부의 상세회로도.

본 발명은 반도체 메모리 장치에 관한 것으로, 특히 소정의 결함컬럼을 여분의 스페어컬럼으로 대용하는 반도체 메모리 장치의 컬럼리던던시회로에 관한 것이다.

반도체 메모리 장치의 수율향상을 위한 리던던시 기술은 당분야에 널리 알려져 있다. 상기에서 리던던시란 소정의 결함셀이 발생한 경우, 상기 결함셀을 대신하여 여분의 스페어셀을 사용함으로써 상기 결함셀을 구제하는 것을 말한다. 리던던시는 크게 로우리던던시와 컬럼 리던던시로 나눌 수 있다. 상기에서 로우리던던시란 결함셀이 접속된 로우 즉, 결함워드라인을 스페어 로우 즉, 스페어 워드라인으로 대용하는 것을 말하며, 컬럼리던던시란 결함셀이 접속된 컬럼 즉, 결함비트라인을 스페어 컬럼 즉, 스페어 비트라인으로 대용하는 것을 말한다. 리던던시를 수행하는 다른 방법으로는 결함셀 하나를 스페어셀로 일대일로 대체하는 방법이 있고, 서브메모리블럭전체를 스페어 서브메모리블럭으로 대체하는 방법이 있다. 이렇게 다양한 리던던시 방법중에서 제작자는 메모리장치의 사용범위와 사용목적에 적합한 리던던시 방법을 채용하여 상술한 결함을 구제하게 된다.

제1도는 종래기술에 따른 컬럼리던던시를 보여주는 도면이다. 제1도를 참조하면, 메모리셀 어레이는 다수의 워드라인과 다수의 비트라인쌍 사이에 접속된 다수의 메모리셀들로 구성된다.

통상적으로 메모리셀 어레이영역은 제1도에 도시된 것과 같이 다수의 서브메모리 블록들로 분할된다. 상기 제1도의 실시예에서 메모리셀 어레이영역은 4개의 서브메모리블럭 SBLKa-SBLKd으로 분할된 구성을 보여준다. 상기 서브메모리블럭들 SBLKa-SBLKd은 각각 하나씩의 로우디코더(10a-10d)와 개별적으로 접속되며, 하나의 컬럼디코더(20)에 공통으로 접속된다. 상기 로우디코더들(10a-10d)로는 로우어드레스신호 RAi가 공통으로 입력되고, 컬럼디코더(20)로는 컬럼어드레스신호 CAi가 입력된다. 상기 메모리셀 어레이여역에서 컬럼방향으로는 여분의 스페어 컬럼이 배치되고 상기 스페어 컬럼을 지정하기 위한 리던던트 컬럼디코더(30)에 의해 활성화여부가 결정된다.

제2도는 제1도에 따른 컬럼리던던시의 개념을 나타내는 개념도이다.

제2도를 참조하면, 리던던트 컬럼디코더(30)의 입력단으로는 컬럼어드레스신호 CAi가 입력되고, 상기 리던던트 컬럼디코더(30)의 출력단은 스페어컬럼들과 접속된다.

제1도에서 각 서브메모리 블록에서 하나씩의 결함셀이 발생되면, 상기 결함셀과 접속된 컬럼 즉, 비트라인쌍은 소정의 스페어셀이 접속된 여분의 스페어 컬럼으로 대체된다. 예를 들어 각 서브메모리블럭 SBLKa-SBLKd에 포함된 노멀컬럼, NC1, NC2, NC3 및 NC4과 접속된 메모리셀에 결함이 발생된 경우, 상기 노멀컬럼 NC1, NC2, NC3 및 NC4의 사용은 중단되고 스페어 컬럼 SC1, SC2, SC3 및 SC4을 대용하게 된다. 이러한 리던던시는 디코딩단계에서 실행되는데, 주지하는 바와 같이 휴즈커팅방법이 많이 사용되고 있다. 이와 같은 휴즈를 사용한 리던던던시는 당분야에 널리 알려져 있다.

그러나 상기 제1도 및 제2도와 같은 종래기술에 따른 반도체 메모리 장치에서, 하나의 컬럼은 다수개의 서브메모리블럭과 공통으로 접속되어 있다. 따라서 특정 서브메모리블럭에서 하나의 결함셀이 발생한 경우, 상기 결함셀과 접속된 컬럼을 스페어컬럼으로 대용하게 된다. 즉, 하나의 결함셀이 발생된 경우, 상기 결함셀이 포함된 노멀컬럼은 사용이 중단되고 스페어컬럼으로 대용하게 된다. 이와 같이 하나의 결함셀로 인한 하나의 컬럼대체는 효율면에서 부적절하다. 왜냐하면, 고집적화추세에 따라 하나의 비트라인쌍사이에 종래보다 많은 수의 메모리셀들이 접속되는 현재의 반도체 메모리장치에서 결함셀하나로 인하여 상기 결함셀이 접속된 컬럼의 사용을 중단하는 것은 효율적이지 못하기 때문이다. 또한, 상기 스페어컬럼자체에 결함셀이 포함되는 경우, 상기 결함셀의 대용은 있을 수 없게 된다. 이에 따라 리던던시 효율은 낮아지게 된다.

따라서, 본 발명의 목적은, 리던던시효율을 높인 컬럼리던던시회로를 제공하는 데 있다.

본 발명의 다른 목적은 스페어컬럼 자체에 결함이 있는 경우에 사용 가능한 컬럼리던던시 회로를 제공하는 데 있다.

상기의 목적들을 달성하기 위하여, 본 발명에서는 서브메모리 블록단위로 분할되고 내부적으로 소정개수의 스페어컬럼을 포함하며 다수의 데이터를 저장하는 메모리셀 어레이와, 상기 각 서브메모리 블록마다 하나씩 접속되고 소정의 로우어드레스신호에 응답하여 상기 로우어드레스신호에 대응되는 워드라인을 활성화시키는 로우디코더들과, 상기 서브메모리블럭에 공통으로 접속되고 소정의 컬럼 어드레스신호에 응답하여 상기 컬럼어드레스신호에 대응되는 비트라인쌍을 활성화시키는 컬럼디코더와, 소정의 결함셀이 포함된 컬럼을 지정하는 컬럼어드레스신호의 입력에 응답하여 상기 서브메모리블럭을 구성하는 스페어컬럼을 활성화하는 리던던트 컬럼디코더를 구비하는 반도체 메모리장치의 컬럼리던던시회로에 있어서 : 상기 리던던트 컬럼디코더의 출력단이 입력단에 접속된 소정개수의 스위칭부와; 상기 소정개수의 스위칭부 중 인접하는 스위칭부의 출력단이 입력단에 접속된 소정개수의 게이팅부로 구성되는 선택부를 더 구비하며, 소정의 결함컬럼을 대용하는 소정의 스페어 컬럼자체에 결함이 발생된 경우 상기 결함이 발생된 스페어컬럼대신에 인접하는 스페어컬럼을 사용함을 특징으로 하는 반도체 메모리장치의 칼럼리던던시회로를 제공한다.

이하, 첨부된 도면을 사용하여 본 발명에 따른 반도체 메모리 장치의 컬럼리던던시회로의 바람직한 실시예를 설명하고자 한다. 도면들 중 동일한 구성 및 동일동작을 수행하는 소자들 및 회로들에 대해서는 가능한 한 어느 곳에서든지 동일한 참조번호 및 동일참조부호를 사용한다.

제3도는 본 발명의 실시예에 따른 컬럼리던던시를 보여주는 블록도이이고, 제4도는 제3도에 따른 컬럼리던던시의 개념을 나타내는 개념도이다. 또 제5도는 제4도를 구성하는 스위칭회로의 상세회로도이다.

먼저 제3도를 참조하면, 메모리셀 어레이는 다수의 워드라인과 다수의 비트라인쌍사이에 접속된 다수의 메모리셀들로 구성된다. 통상적으로 메모리셀 어레이영역은 제3도에 도시된 것과 같이 다수의 서브메모리블럭들로 분할된다. 상기 제3도는 메모리셀 어레이영역이 4개의 서브메모리블럭(SBLKa-SBLKd)으로 분할된 구성을 보여준다. 상기 서브메모리블럭들(SBLKa-SBLKd)은 각각 하나씩의 로우디코더(10a-10d)와 개별적으로 접속되며, 하나의 컬럼디코더(20)에 공통으로 접속된다. 상기 로우디코더들(10a-10d)로는 로우어드레스신호 RAi가 공통으로 입력되고, 컬럼디코더(20)로는 컬럼어드레스신호 CAi가 입력된다. 상기 메모리셀 어레이영역에서 컬럼 방향으로는 여분의 스페어 컬럼이 배치된다. 상기 리던던트 컬럼디코더(30)와 스페어컬럼사이에는 선택수단(40)이 접속된다.

상기 선택수단(40)은 제4도에 도시된 바와 같이 스위칭수단들(40a-40k)과 게이팅수단들(41a-41k)로 구성된다. 상기 리던던트 컬럼디코더(30)의 출력단은 소정개수의 스위칭수단들(40a-40k)의 입력단에 접속된다. 상기 소정개수의 스위칭수단들(40a-40k)중 인접하는 스위칭수단의 출력단들은 게이팅수단들 예를 들어, 소정개수의 오아게이트들(41a-41k)의 입력단에 접속된다.

제5도를 참조하면 전원공급수단 예를 들어 피모오스 트랜지스터(52)는 소오스가 전원전압단자에 접속되고, 게이트가 접지전압단자에 접속된다.

그리고 휴즈(54)는 상기 피모오스 트랜지스터(52)의 드레인과 소정의 제1노드 N1 사이에 양단이 접속된다. 제1인버터(56)의 입력단은 상기 소정의 제1노드 N에 접속된다. 제2인버터(58)의 입력단은 상기 제1인버터(56)의 출력단과 접속된다. 제1전송게이트(60)의 두 제어전극은 상기 제1인버터(56)와 제2인버터(58)의 출력단들이 각각 접속된다. 제2전송게이트(62)의 두 제어전극은 상기 제1인버터(56)와 제2인버터(58)의 출력단들이 각각 접속된다. 상기 제1노드 N1와 전송게이트들(60, 62)의 출력단상의 노드들 N2, N3에는 리셋회로들(64, 66, 68)이 각각 접속된다. 상기 전송게이트들(60, 62)의 입력들로는 제4도에 도시한 것과 같이 리던던트 컬럼디코더의 출력이 전송된다. 상기 전송게이트들의 출력라인은 제4도로 도시한 오아게이트들의 입력단과 접속된다.

상기 제3도, 제4도 및 제5도를 참조하여 본 발명에 따른 컬럼리던던시동작에 대하여 설명하겠다.

제3도에서 각 서브메모리블럭에서 하나씩의 결함셀이 발생되면, 상기 결함셀과 접속된 컬럼 즉, 비트라인쌍은 소정의 스페어셀이 접속된 여분의 스페어컬럼으로 대체된다. 예를 들어 각 서브메모리블럭 SBLKa-SBLKd에 포함된 노멀컬럼 NC1, NC2, NC3 및 NC4과 접속된 메모리셀에 결함이 발생된 경우, 상기 노멀컬럼 NC1, NC2, NC3 및 NC4의 사용은 중단되고 스페어 컬럼 SC1, SC2, SC3 및 SC4을 대용하게 된다. 이러한 리던던시는 디코딩단계에서 실행되는데, 주지하는 바와 같이 휴즈커팅방법을 사용하게 된다. 이와 같은 휴즈를 사용한 리던던시는 당분야에 널리 알려져 있다. 그런데 예를 들어 스페어컬럼 SC4가 자체적으로 결함셀을 포함하는 경우 종래의 반도체 메모리장치에서는 노멀컬럼 NC4를 구제하기 위한 컬럼리던던시는 이루어질 수 없었다. 그러나 본 발명의 도면 제3도에서 상기 스페어컬럼 SC4가 결함셀을 자체적으로 구비하고 있는 경우에는 선택수단(40)을 이용하여 인접한 스페어컬럼 SC3로써 상기 노멀컬럼 NC4를 구제하게 된다. 이에 관한 사항이 제4도에 자세히 나타나 있다. 즉, 상술한 설명에서처럼 노멀컬럼 NC4가 결함셀을 포함하고 있고, 동시에 이를 대용할 목적으로 배치된 스페어컬럼 SC4에도 결함셀이 포함된 경우, 상기 스페어컬럼은 결함셀을 포함하지 않는 스페어컬럼 SC3를 사용하여 상기 모널셀 NC4를 대용하게 된다. 상기에서 스위칭 수단의 스위칭 동작에 대한 상세한 회로가 제5도에 나타나 있다.

제5도에 나타난 도면은 제4도의 스위칭수단들 중 스위칭 수단 40d를 나타낸 것이다. 상기 스위칭수단들의 회로구성은 모두가 동일하다. 초기상태에서 리셋회로들(64, 66, 68)은 리셋신호에 응답하여 노드들 N1, N2 및 N3의 전압을 방전하여 초기전압 레벨 상태로 만들어 준다. 상기에서 피모오스 트랜지스터 52의 게이트는 접지전압단자와 접속되어 턴온상태를 유지하게 된다. 리던던트 컬럼디코더에서 스페어컬럼 SC4를 지정하는 출력신호 SCa4가 입력되고 상기 스페어컬럼 SC4에 결함있는 메모리셀이 접속된 경우, 휴즈(54)를 끊어버리면 상기 출력신호 SCa4는 전송게이트(60)을 경유하여 출력라인 L1으로 전달된다. 이 때 전송게이트(62)는 턴오프상태이므로 출력라인 L2로의 신호이동은 없게 된다. 물론 스페어컬럼 SC4에 이상이 없는 경우에는 휴즈(54)를 끊지 않으므로써 출력라인 L2로 출력신호 SCa4가 전달된다.

이상에서와 같이 리던던트 컬럼디코더와 스페어컬럼사이에 소정의 선택수단을 구비하므로써 스페어컬럼자체에 결함셀이 포함되는 경우에도 리던던시 동작이 정상적으로 수행되게 되고, 이에 따라 리던던시 효율은 높아지게 되어 결국 고집적 메모리 장치에 유용한 리던던시회로를 구현하게 된다. 본 발명의 실시예에서는 하나의 스페어 컬럼이 두 개의 노멀컬럼을 대체하는 경우를 나타내었으나, 필요에 따라 3개 혹은 그 이상의 노멀컬럼을 하나의 스페어컬럼이 담당할 수 있음은 당분야에 통상의 지식을 가진 이에게는 자명한 일로써 스위칭수단들과 오아게이트의 접속을 조정하므로써 쉽게 달성된다.

Claims (3)

1. 서브메모리블럭단위로 분할되고 내부적으로 소정개수의 스페어컬럼을 포함하며 다수의 데이터를 저장하는 메모리셀 어레이와, 상기 각 서브메모리블럭마다 하나씩 접속되고 소정의 로우 어드레스신호에 응답하여 상기 로우어드FP스신호에 대응되는 워드라인을 활성화시키는 로우디코더들과, 상기 서브메모리블럭에 공통으로 접속되고 소정의 컬럼어드레스신호에 응답하여 상기 컬럼어드레스신호에 대응되는 비트라인쌍을 활성화시키는 컬럼디코더와, 소정의 결함셀이 포함된 컬럼을 지정하는 컬럼어드레스신호의 입력에 응답하여 상기 서브메모리블럭을 구성하는 스페어컬럼을 활성화하는 리던던트 컬럼디코더를 구비하는 반도체 메모리장치의 컬럼리던던시 회로에 있어서 : 상기 리던던트 컬럼디코더의 출력단이 입력단에 접속된 소정개수의 스위칭부와; 상기 소정개수의 스위칭부 중 인접하는 스위칭부의 출력단이 입력단에 접속된 소정개수의 오아게이팅부로 구성되는 선택부를 더 구비하며, 소정의 결함컬럼을 대용하는 소정의 스페어컬럼자체에 결함이 발생된 경우 상기 결함이 발생된 스페어컬럼 대신에 인접하는 스페어컬럼을 사용함을 특징으로 하는 반도체 메모리장치의 컬럼리던던시회로.
2. 제1항에 있어서, 상기 스위칭부는; 전원 전압단자에 채널일단이 접속되고 기준전압단자에 제어전극이 접속되어 소정의 전원전압을 공급하는 피모오스 트랜지스터로 이루어진 전원공급부와, 상기 전원 공급부의 채널타단과 소정의 제1노드사이에 양단이 접속된 휴즈부와, 상기 소정의 제1노드에 인가된 신호를 반전하는 제1인버터부와, 상기 제1인버터부의 출력을 반전하는 제2인버터부와, 상기 제1인버터부와 제2인버터부의 출력단이 두 제어전극에 접속된 제1전송게이트부, 상기 제1인버터부와 제2인버터부의 출력단이 두 제어전극에 접속된 제2전송게이트부로 구성됨을 특징으로 하는 반도체 메모리장치의 컬럼리던던시회로.
3. 제2항에 있어서, 상기 스위칭부는 내부적으로 리셋회로를 더 구비함을 특징으로 하는 반도체 메모리장치의 컬럼리던던시회로.