KR20150123378A - 반도체 메모리 장치 및 그의 동작 방법 - Google Patents

반도체 메모리 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20150123378A
KR20150123378A KR1020140049282A KR20140049282A KR20150123378A KR 20150123378 A KR20150123378 A KR 20150123378A KR 1020140049282 A KR1020140049282 A KR 1020140049282A KR 20140049282 A KR20140049282 A KR 20140049282A KR 20150123378 A KR20150123378 A KR 20150123378A
Authority
KR
South Korea
Prior art keywords
boot
programming
fuse array
fuse
operation direction
Prior art date
Application number
KR1020140049282A
Other languages
English (en)
Inventor
조선기
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140049282A priority Critical patent/KR20150123378A/ko
Priority to US14/509,852 priority patent/US9196378B2/en
Priority to CN201410855853.3A priority patent/CN105047226B/zh
Publication of KR20150123378A publication Critical patent/KR20150123378A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/72—Masking faults in memories by using spares or by reconfiguring with optimized replacement algorithms
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/835—Masking faults in memories by using spares or by reconfiguring using programmable devices with roll call arrangements for redundant substitutions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/838—Masking faults in memories by using spares or by reconfiguring using programmable devices with substitution of defective spares

Abstract

여러 가지 상태 정보를 저장하는 반도체 메모리 장치에 관한 것으로, 다수의 퓨즈를 구비하며, 상태 정보가 프로그래밍되는 퓨즈 어레이부, 상기 퓨즈 어레이부의 프로그래밍 동작 방향과 부트 업 동작 방향을 제어하기 위한 동작 방향 제어부, 및 상기 부트 업 동작을 통해 상기 퓨즈 어레이부에 프로그래밍 된 상태 정보를 로딩하기 위한 퓨즈 정보 로딩부를 구비하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치 및 그의 동작 방법{SEMICONDUCT MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 반도체 설계 기술에 관한 것으로, 특히 여러 가지 상태 정보를 저장하는 반도체 메모리 장치에 관한 것이다.
일반적으로 DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치 내부에는 자신의 상태 정보를 저장하기 위한 회로가 구비된다. 여기서, 상태 정보란 반도체 메모리 장치의 고유 특성 값 등을 의미하며, 다수의 반도체 메모리 장치가 서로 동일한 기준으로 동작하기 위해서는 다수의 반도체 메모리 장치 각각의 고유 특성 값을 알아야만 한다. 이러한 상태 정보는 테스트 동작 등을 이용해서 얻어질 수 있으며, 이를 저장하기 위한 회로로 사용하는 것이 바로 퓨즈이다.
이하, 퓨즈에 어떤 상태 정보를 저장하기 위한 일련의 동작을 '프로그래밍 동작'이라 칭하기로 한다. 퓨즈에 어떤 상태 정보를 프로그래밍하기 위한 방법은 크게 물리적 방식과 전기적 방식이 있다.
우선, 물리적 방식은 레이저 빔을 이용하여 프로그래밍 될 상태 정보에 따라 퓨즈를 블로잉(blowing)함으로써 단선하는 방식이다. 이때 사용되는 퓨즈를 물리적 타입의 퓨즈(physical type fuse)라고 하며, 레이저 빔을 이용하여 퓨즈의 연결 상태를 끊어버리기 때문에 이를 레이저 블로잉 타입(laser blowing type)의 퓨즈라고도 한다. 이러한 물리적 타입의 퓨즈의 경우 반도체 메모리 장치가 패키지(package)로 제작되기 이전 단계인 웨이퍼(wafer) 상태에서 프로그래밍 동작을 수행할 수 있으며, 그 이후 단계에서는 프로그래밍 동작을 수행할 수 없다는 단점을 가지고 있다.
다음으로, 전기적 방식은 프로그래밍 될 상태 정보에 따라 퓨즈에 과전류를 인가하여 퓨즈의 연결 상태를 변화시키는 방식이다. 이때 사용되는 퓨즈를 전기적 타입의 퓨즈(electrical type fuse)라고 한다. 이러한 전기적 타입의 퓨즈는 오픈(open) 상태를 쇼트(short) 상태로 변화시키는 안티 타입 퓨즈(anti type fuse)와, 쇼트 상태를 오픈 상태로 변화시키는 블로잉 타입 퓨즈(blowing type fuse)로 나뉠 수 있다. 이러한 전기적 타입의 퓨즈의 경우 물리적 타입의 퓨즈와 달리 웨이퍼 이후 상태 즉, 패키지 상태에서도 프로그래밍 동작이 가능하다는 장점이 있기 때문에 요즈음 반도체 메모리 장치를 설계하는데 있어서 필수 구성 요소로 인정되고 있다.
한편, 반도체 메모리 장치는 보다 다양한 동작을 수행하도록 요구되고 있으며 이에 따라 반도체 메모리 장치는 보다 많은 기능을 수행하도록 설계되고 있다. 반도체 메모리 장치의 기능 증가는 각 기능에 대한 상태 정보를 저장하기 위한 퓨즈의 증가를 의미한다. 따라서 요즈음에는 이렇게 많아진 퓨즈를 보다 효율적으로 관리하기 위한 기술들이 연구중에 있으며, 그 연구 결과로 탄생한 것이 퓨즈 어레이 회로이다.
도 1 은 기존의 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다. 설명의 편의를 위하여, 퓨즈 어레이부(130)는 전기적 방식을 채택한 퓨즈 어레이 회로인 것을 일례로 한다.
도 1 을 참조하면, 반도체 메모리 장치는 커맨드 디코딩부(110)와, 제어 신호 생성부(120)와, 퓨즈 어레이부(130)와, 퓨즈 정보 로딩부(140)를 구비한다.
커맨드 디코딩부(110)는 커맨드 신호(CMD)를 디코딩하여 프로그래밍 커맨드 신호(CMD_PRG)와 부트 업 커맨드 신호(CMD_BTU)와 같은 내부 커맨드 신호를 생성한다. 프로그래밍 커맨드 신호(CMD_PRG)와 부트 업 커맨드 신호(CMD_BTU)에 대한 설명은 이하에서 살펴보기로 한다.
제어 신호 생성부(120)는 프로그래밍 커맨드 신호(CMD_PRG)에 응답하여 상태 정보(INF_ST)에 대응하는 프로그래밍 제어 신호(CTR_PRG)를 생성한다. 여기서, 상태 정보(INF_ST)는 예컨대, 테스트 동작 등을 통해 반도체 메모리 장치의 고유 특성 값에 대한 정보 등을 가지는 신호이다. 그리고, 프로그래밍 제어 신호(CTR_PRG)는 상태 정보(INF_ST)에 따라 퓨즈 어레이부(130)에 구비되는 퓨즈의 연결 상태를 변화시키기 위한 신호이다.
퓨즈 어레이부(130)는 프로그래밍 제어 신호(CTR_PRG)에 응답하여 프로그래밍 동작을 수행한다. 이때, 프로그래밍 제어 신호(CTR_PRG)는 위에서 설명한 바와 같이, 상태 정보(INF_ST)에 대응한다. 때문에, 결국 퓨즈 어레이부(130)에는 상태 정보(INF_ST)가 프로그래밍 된다. 이어서, 퓨즈 어레이부(130)는 부트 업 커맨드 신호(CMD_BTU)에 응답하여 프로그래밍 된 상태 정보를 출력한다.
퓨즈 정보 로딩부(140)는 퓨즈 어레이부(130)에 프로그래밍 된 상태 정보를 제공받아 이를 저장하고, 이렇게 저장된 상태 정보는 이후 반도체 메모리 장치의 노말 동작시 여러 가지 용도로 사용된다.
이하, 퓨즈 어레이 회로의 보다 효율적인 제어 방법을 제안하고자 한다.
퓨즈 어레이 회로의 프로그래밍 동작과 부트 업 동작을 제어할 수 있는 반도체 메모리 장치를 제공하고자 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는, 다수의 퓨즈를 구비하며, 상태 정보가 프로그래밍되는 퓨즈 어레이부; 상기 퓨즈 어레이부의 프로그래밍 동작 방향과 부트 업 동작 방향을 제어하기 위한 동작 방향 제어부; 및 상기 부트 업 동작을 통해 상기 퓨즈 어레이부에 프로그래밍 된 상태 정보를 로딩하기 위한 퓨즈 정보 로딩부를 구비할 수 있다.
바람직하게, 상기 동작 방향 제어부는, 상기 퓨즈 어레이부의 프로그래밍 동작 방향을 제어하기 위한 프로그래밍 순서 제어부; 및 상기 퓨즈 어레이부의 부트 업 동작 방향을 제어하기 위한 부트 업 순서 제어부를 구비할 수 있다.
바람직하게, 상기 퓨즈 어레이부는 제1 및 제2 퓨즈 어레이부로 구분되고, 상기 동작 방향 제어부는 상기 제1 및 제2 퓨즈 어레이부 각각의 프로그래밍 동작 방향과 부트 업 동작 방향을 제어하는 것을 특징으로 할 수 있다.
본 발명의 다른 실시예에 따른 반도체 메모리 장치는, 다수의 퓨즈를 구비하며, 리페어 대상 어드레스 정보가 프로그래밍되는 퓨즈 어레이부; 상기 퓨즈 어레이부의 프로그래밍 동작 방향을 제어하기 위한 프로그래밍 순서 제어부; 상기 프로그래밍 동작 방향과 반대 방향으로 상기 퓨즈 어레이부의 부트 업 동작 방향을 제어하기 위한 부트 업 순서 제어부; 및 상기 부트 업 동작을 통해 상기 퓨즈 어레이부에 프로그래밍 된 리페어 대상 어드레스 정보를 로딩하기 위한 퓨즈 정보 로딩부를 구비할 수 있다.
바람직하게, 상기 퓨즈 정보 로딩부에 로딩된 리페어 대상 어드레스와 상기 부트 업 동작을 통해 출력되는 리페어 대상 어드레스를 비교하여 동작 제어 신호를 생성하기 위한 데이터 비교부를 더 구비할 수 있다.
본 발명의 또 다른 실시예에 따른 반도체 메모리 장치의 동작 방법은, 다수의 퓨즈에 대한 프로그래밍 동작 방향과 부트 업 동작 방향을 설정하는 단계; 상기 설정하는 단계에서 설정된 상기 프로그래밍 동작 방향에 따라 상기 다수의 퓨즈에 리페어 대상 어드레스 정보를 프로그래밍하는 단계; 상기 다수의 퓨즈에 프로그래밍 된 상기 리페어 대상 어드레스 정보를 비교하는 단계; 및 상기 설정하는 단계에서 설정된 상기 부트 업 동작 방향에 따라 상기 다수의 퓨즈에 프로그래밍 된 상기 리페어 대상 어드레스 정보를 부트 업 하는 단계를 포함하되, 상기 부트 업 하는 단계는 상기 비교하는 단계의 결과에 응답하여 상기 다수의 퓨즈 각각의 부트 업 동작의 수행 여부를 결정하는 것을 특징으로 할 수 있다.
바람직하게, 상기 비교하는 단계의 결과에 응답하여 상기 부트 업 동작을 패스하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따른 반도체 메모리 장치는 내부에 구비되는 퓨즈 어레이 회로의 프로그래밍 동작과 부트 업 동작을 제어함으로써, 퓨즈 어레이 회로를 동작 효율성을 높여줄 수 있다.
퓨즈 어레이 회로의 동작 효율성을 높여줌으로써, 이 퓨즈 어레이 회로를 상용하는 회로의 전반적인 동작 속도를 높여줄 수 있는 효과를 얻을 수 있다.
도 1 은 기존의 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다.
도 3 은 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 4 및 도 5 는 본 발명의 실시예에 따른 반도체 메모리 장치의 프로그래밍 동작 및 부트 업 동작을 설명하기 위한 도면이다.
도 6 은 도 4 및 도 5 의 프로그래밍 동작과 부트 업 동작을 설명하기 위한 순서도이다.
도 7 은 본 발명의 실시예에 따른 프로그래밍 동작과 부트 업 동작의 실시예를 설명하기 위한 도면이다.
도 8 은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2 는 본 발명의 실시예에 따른 반도체 메모리 장치의 일부 구성을 설명하기 위한 블록도이다. 설명의 편의를 위하여, 퓨즈 어레이부(240)는 종래 기술과 마찬가지로 전기적 방식을 채택한 퓨즈 어레이 회로인 것을 일례로 한다.
도 2 를 참조하면, 반도체 메모리 장치는 커맨드 디코딩부(210)와, 제어 신호 생성부(220)와, 프로그래밍 순서 제어부(230)와, 퓨즈 어레이부(240), 및 퓨즈 정보 로딩부(250)를 구비할 수 있다.
커맨드 디코딩부(210)는 커맨드 신호(CMD)를 디코딩하여 프로그래밍 커맨드 신호(CMD_PRG)와 부트 업 커맨드 신호(CMD_BTU)와 같은 내부 커맨드 신호를 생성한다. 프로그래밍 커맨드 신호(CMD_PRG)와 부트 업 커맨드 신호(CMD_BTU)는 이하에서 살펴보기로 한다.
제어 신호 생성부(220)는 프로그래밍 커맨드 신호(CMD_PRG)에 응답하여 상태 정보(INF_ST)에 대응하는 프로그래밍 제어 신호(CTR_PRG)를 생성한다. 여기서, 상태 정보(INF_ST)는 예컨대, 테스트 동작 등을 통해 반도체 메모리 장치의 상태에 대한 정보를 가지는 신호로써, 퓨즈 어레이부(240)에 프로그래밍하고자 하는 정보를 가지는 신호이다. 그리고, 프로그래밍 제어 신호(CTR_PRG)는 상태 정보(INF_ST)에 따라 퓨즈 어레이부(240)에 구비되는 퓨즈의 연결 상태를 변화시키기 위한 신호로써, 전기적 방식의 경우 프로그래밍 대상 퓨즈에 인가되는 과전압 또는 과전류 등이 이에 해당할 수 있다.
프로그래밍 순서 제어부(230)는 모드 제어 신호(CTR_MOD)에 응답하여 퓨즈 어레이부(240)의 프로그래밍 동작 방향을 제어하기 위한 것으로, 프로그래밍 순서 제어부(230)는 모드 제어 신호(CTR_MOD)에 대응하는 방향으로 프로그래밍 제어 신호(CTR_PRG)를 퓨즈 어레이부(240)의 프로그래밍 대상 퓨즈에 인가한다. 여기서, 프로그래밍 순서 제어부(230)는 모드 제어 신호(CTR_MOD)에 따라 정방향으로 프로그래밍 동작을 수행하거나 역방향으로 프로그래밍 동작을 수행할 수 있다. 여기서, 정방향으로 프로그래밍 동작을 수행한다는 것은 퓨즈 어레이부(240)에 구비되는 퓨즈가 행과 열로 정의되고 상태 정보가 행 단위로 프로그래밍 된다고 가정하였을 때, 프로그래밍 동작이 퓨즈 어레이부(240) 위쪽에서 아래쪽으로 수행된다는 것을 의미한다. 즉, 프로그래밍 제어 신호(CTR_PRG)가 P1 -> P2 -> ... -> Pn 순서로 출력되어 프로그래밍 대상 퓨즈에 인가됨을 의미한다. 그리고, 역방향으로 프로그래밍 동작을 수행한다는 것은 프로그래밍 동작이 정방향과 반대로 퓨즈 어레이부(240) 아래쪽에서 위쪽으로 수행된다는 것을 의미한다. 즉, 프로그래밍 제어 신호(CTR_PRG)가 Pn -> ... -> P2 -> P1 순서로 출력되어 프로그래밍 대상 퓨즈에 인가됨을 의미한다.
퓨즈 어레이부(240)는 프로그래밍 순서 제어부(230)의 출력 신호(P1, P2, ... Pn)에 응답하여 프로그래밍 동작을 수행한다. 다시 말하면, 퓨즈 어레이부(240)는 모드 제어 신호(CTR_MOD)에 대응하는 프로그래밍 방향으로 상태 정보(INF_ST)가 프로그래밍 된다. 이어서, 퓨즈 어레이부(240)는 부트 업 커맨드 신호(CMD_BTU)에 응답하여 프로그래밍 된 상태 정보를 출력(L1, L2, ... Ln)한다. 이때 퓨즈 어레이부(240)의 출력 신호(L1, L2, ... Ln)는 정방향으로 출력한다고 가정하기로 한다. 퓨즈 어레이부(240)의 출력 신호(L1, L2, ... Ln)에 대한 제어 동작은 도 3 에서 다시 살펴보기로 한다.
퓨즈 정보 로딩부(250)는 퓨즈 어레이부(240)에 프로그래밍 된 상태 정보를 제공받아 이를 로딩한다. 퓨즈 정보 로딩부(250)는 프로그래밍 된 상태 정보를 각각 래칭할 수 있는 래치 회로로 구성될 수 있다. 이렇게 래칭 된 상태 정보는 이후 반도체 메모리 장치의 노말 동작시 여러 가지 용도로 사용된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 퓨즈 어레이부(240)에 상태 정보(INF_ST)를 프로그래밍하는데 있어서, 프로그래밍 방향을 선택적으로 제어하는 것이 가능하다.
한편, 도 2 의 실시예는 프로그래밍 동작 방향만을 제어하는 것을 일례로 하였지만, 본 발명의 실시예에 따른 반도체 메모리 장치는 부트 업 동작 방향을 제어하는 것도 가능할 것이다.
도 3 은 본 발명의 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도이다.
도 3 을 참조하면, 반도체 메모리 장치는 커맨드 디코딩부(310)와, 제어 신호 생성부(320)와, 퓨즈 어레이부(330)와, 동작 방향 제어부(340_1, 340_2), 및 퓨즈 정보 로딩부(350)를 구비할 수 있다. 참고로, 도 3 의 커맨드 디코딩부(310)와, 제어 신호 생성부(320)와, 퓨즈 어레이부(330)와, 퓨즈 정보 로딩부(350)는 도 2 의 커맨드 디코딩부(210)와, 제어 신호 생성부(220)와, 퓨즈 어레이부(240), 및 퓨즈 정보 로딩부(250) 각각에 대응한다. 따라서, 이에 대한 설명은 생략하기로 하고, 새롭게 추가된 동작 방향 제어부(340_1, 340_2)에 대해서 살펴보기로 한다.
동작 방향 제어부(340_1, 240_2)는 퓨즈 어레이부(330)의 프로그래밍 동작 방향과 부트 업 동작 방향을 제어하기 위한 것으로, 프로그래밍 순서 제어부(340_1)와 부트 업 순서 제어부(340_2)를 구비한다.
프로그래밍 순서 제어부(340_1)는 제1 모드 제어 신호(CTR_MOD1)에 응답하여 퓨즈 어레이부(330)의 프로그래밍 동작 방향을 제어하기 위한 것으로, 프로그래밍 순서 제어부(230)는 제1 모드 제어 신호(CTR_MOD1)에 대응하는 방향으로 프로그래밍 제어 신호(CTR_PRG)를 퓨즈 어레이부(330)의 프로그래밍 대상 퓨즈에 인가한다. 여기서, 프로그래밍 순서 제어부(340_1)는 제1 모드 제어 신호(CTR_MOD1)에 따라 정방향으로 프로그래밍 동작을 수행하거나 역방향으로 프로그래밍 동작을 수행할 수 있다.
부트 업 순서 제어부(340_2)는 제2 모드 제어 신호(CTR_MOD2)에 응답하여 퓨즈 어레이부(330)의 부트 업 동작 방향을 제어한다. 다시 말하면, 부트 업 순서 제어부(340_2)는 제2 모드 제어 신호(CTR_MOD2)에 응답하여 부트 업 활성화 제어 신호(CTR_123)를 생성하고, 퓨즈 어레이부(330)는 이 부트 업 활성화 제어 신호(CTR_123)에 응답하여 퓨즈 어레이부(330)에 프로그래밍 된 상태 정보를 출력(L1, L2, ... Ln)한다. 여기서, 퓨즈 어레이부(330)는 제2 모드 제어 신호(CTR_MOD2)에 대응하는 부트 업 활성화 제어 신호(CTR_123)에 따라 정방향으로 부트 업 동작을 수행하거나 역방향으로 부트 업 동작을 수행할 수 있다.
여기서, 정방향으로 부트 업 동작을 수행한다는 것은 부트 업 동작이 퓨즈 어레이부(330) 위쪽에서 아래쪽으로 수행된다는 것을 의미한다. 즉, 프로그래밍되어 있는 상태 정보가 L1 -> L2 -> ... -> Ln 순서로 출력되어 퓨즈 정보 로딩부(350)로 전달됨을 의미한다. 그리고, 역방향으로 부트 업 동작을 수행한다는 것은 정방향과 반대로 부트 업 동작이 퓨즈 어레이부(330) 아래쪽에서 위쪽으로 수행된다는 것을 의미한다. 즉, 프로그래밍되어 있는 상태 정보가 Ln -> ... -> L2 -> L1 순서로 출력되어 퓨즈 정보 로딩부(350)로 전달됨을 의미한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 퓨즈 어레이부(330)의 프로그래밍 동작 방향과 더불어 퓨즈 어레이부(330)의 부트 업 동작 방향을 선택적으로 제어하는 것이 가능하다.
한편, 반도체 메모리 장치는 무수히 많은 메모리 셀을 구비하고 있으며, 공정 기술이 발달함에 따라 집적도가 증가하여 그 개수가 더욱 증가하고 있다. 이러한 메모리 셀들 중 1 개라도 불량이 발생하게 되면 이를 구비하는 반도체 메모리 장치는 원하는 동작을 수행하지 못하기 때문에 폐기 처분되어야 한다. 하지만, 요즈음 반도체 메모리 장치의 공정 기술이 발달함에 따라 확률적으로 소량의 메모리 셀에만 결함이 발생하며, 이러한 소량의 불량으로 인하여 반도체 메모리 장치 전체를 불량품으로 폐기 처분하기에는 제품의 수율(yield)을 고려해 볼 때 매우 비효율적이다. 따라서, 이를 보완하기 위하여 반도체 메모리 장치 내에는 노말 메모리 셀(nomal memory cell)과 더불어 리던던시 메모리 셀(redundancy memory cell)을 추가적으로 구비한다.
리던던시 메모리 셀은 노말 메모리 셀에 불량이 발생하는 경우 이 불량이 발생한 메모리 셀(이하, '리페어 대상 메모리 셀'이라 칭함)을 리페어하기 위한 목적으로 구비되는 회로이다. 보다 자세히 설명하면, 예컨대 읽기 및 쓰기 동작시 리페어 대상 메모리 셀이 액세스 되는 경우 내부적으로 리페어 대상 메모리 셀이 아닌 정상적인 메모리 셀을 액세스하는데, 이때 액세스되는 메모리 셀이 리던던시 메모리 셀이다. 따라서, 반도체 메모리 장치는 리페어 대상 메모리 셀에 대응하는 어드레스가 입력되는 경우 리페어 대상 메모리 셀이 아닌 리던던시 메모리 셀을 액세스하기 위한 동작(이하, '리페어 동작'이라 칭함)을 수행하며, 이러한 리페어 동작을 통해 반도체 메모리 장치는 정상적인 동작을 보장받는다.
한편, 반도체 메모리 장치는 리페어 동작을 수행하기 위하여 리던던시 메모리 셀 이외에 다른 회로 구성을 필요로 하며 그중 하나가 리페어 퓨즈 회로이다. 리페어 퓨즈 회로는 리페어 대상 메모리 셀에 대응하는 어드레스(이하, '리페어 대상 어드레스'라 칭함)를 저장하기 위한 것으로 다수의 퓨즈로 구성되며, 다수의 퓨즈에는 리페어 대상 어드레스가 프로그래밍 된다. 반도체 메모리 장치는 다수의 퓨즈에 프로그래밍 된 리페어 대상 어드레스를 이용하여 불량 메모리 셀에 대한 리페어 동작을 수행한다.
이하, 리페어 대상 어드레스를 퓨즈 어레이 회로에 프로그래밍하고, 이렇게 프로그래밍 된 리페어 대상 어드레스를 부트 업 동작을 통해 로딩하는 반도체 메모리 장치에 대하여 살펴보기로 한다.
도 4 및 도 5 는 본 발명의 실시예에 따른 반도체 메모리 장치의 프로그래밍 동작 및 부트 업 동작을 설명하기 위한 도면으로써, 퓨즈 어레이 회로에 리페어 대상 어드레스가 프로그래밍 되는 것을 일례로 한다.
도 4 는 프로그래밍 동작이 정방향으로 수행되고, 부트 업 동작이 역방향으로 수행되는 경우이다. 설명의 편의를 위하여 리페어 대상 어드레스가 '100' 이라고 가정하기로 한다.
우선, 도 3 을 참조하면, 상태 정보(INF_ST)를 통해 리페어 대상 어드레스가 입력되면, 프로그래밍 순서 제어부(CTR_MOD1)는 퓨즈 어레이부(330)에 정방향으로 프로그래밍 동작을 수행한다. 즉, 도 4 의 ① 에서 볼 수 있듯이, 퓨즈 어레이부(330)에 구비되는 다수의 퓨즈 중 위쪽에 배치된 첫 번째 퓨즈에 리페어 대상 어드레스인 '100' 이 프로그래밍 된다. 이어서, 부트 업 동작을 통해 '100' 은 퓨즈 정보 로딩부(350)로 로딩된다.
한편 만약, 리페어 된 메모리 셀 역시 원치 않은 불량이 발생하는 경우 도 4 의 ② 에서 볼 수 있듯이, 퓨즈 어레이부(330)의 두 번째 퓨즈에 리페어 대상 어드레스인 '100' 이 프로그래밍 된다. 이어서, 부트 업 동작은 역방향으로 수행되는데, 두 번째 퓨즈에 프로그래밍 된 '100' 이 부트 업 되어 퓨즈 정보 로딩부(350)로 로딩된다. 이때, 퓨즈 정보 로딩부(350)의 첫 번째 래치 회로에는 이미 '100' 이 로딩 되어 있기 때문에 부트 업 동작을 통해 입력된 '100' 과 첫 번째 래치 회로에 래칭된 '100' 을 비교하여 첫 번째 퓨즈에 대한 부트 업 동작을 수행하지 않는 것이 가능하다. 이와 관련된 회로 블록 설명은 도 8 에서 다시 하기로 한다.
도 5 는 프로그래밍 동작이 역방향으로 수행되고, 부트 업 동작이 정방향으로 수행되는 경우이다. 설명의 편의를 위하여 리페어 대상 어드레스가 '100' 이라고 가정하기로 한다.
도 5 의 ① 에서 볼 수 있듯이, 퓨즈 어레이부(330)에 구비되는 다수의 퓨즈 중 아래쪽에 배치된 세 번째 퓨즈에 리페어 대상 어드레스인 '100' 이 프로그래밍 된다. 이후, 부트 업 동작을 통해 '100' 은 퓨즈 정보 로딩부(350)로 로딩된다.
한편 만약, 리페어 된 메모리 셀에 원치 않은 불량이 발생하는 경우 도 5 의 ② 에서 볼 수 있듯이, 퓨즈 어레이부(330)의 두 번째 퓨즈에 리페어 대상 어드레스인 '100' 이 프로그래밍 된다. 이후, 부트 업 동작은 정방향으로 수행되는데, 두 번째 퓨즈에 프로그래밍 된 '100' 이 부트 업 되어 퓨즈 정보 로딩부(350)로 로딩된다. 이때, 퓨즈 정보 로딩부(350)의 세 번째 래치 회로에는 이미 '100' 이 로딩 되어 있기 때문에 부트 업 동작을 통해 입력된 '100' 과 세 번째 래치 회로에 래칭된 '100' 을 비교하여 세 번째 퓨즈에 대한 부트 업 동작을 수행하지 않는 것이 가능하다. 이와 관련된 회로 블록 설명은 도 8 에서 다시 하기로 한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 프로그래밍 동작 방향과 부트 업 동작 방향을 서로 반대로 설정하는 것이 가능하며, 이를 통해 동일한 리페어 대상 어드레스가 프로그래밍 되는 경우 나중에 프로그래밍 된 리페어 대상 어드레스를 부트 업 동작시 먼저 출력하는 것이 가능하다. 그리고, 이러한 동작을 통해 부트 업 동작을 최소화할 수 있으며 불필요한 로딩 동작 역시 제거하는 것이 가능하다.
도 6 은 도 4 및 도 5 의 프로그래밍 동작과 부트 업 동작을 설명하기 위한 순서도이다.
도 6 을 참조하면, 반도체 메모리 장치의 동작 방법은 동작 방향 설정 단계(S610)와, 프로그래밍 동작 수행 단계(S620)와, 프로그래밍 된 정보 비교 단계(S630)와, 부트 업 동작 수행 단계(S640)와, 부트 업 동작 패스 단계(S650), 및 부트 업 동작 마침 판단 단계(S660)를 포함한다.
'S610' 단계는 동작 방향을 설정하는 단계로써, 프로그래밍 동작 방향과 부트 업 동작 방향을 설정한다. 예컨대, 도 4 및 도 5 를 일례로 설명하면, 프로그래밍 동작 방향과 부트 업 동작 방향을 서로 반대로 설정하는 것이 가능하다.
'S620' 단계는 프로그래밍 동작을 수행하는 단계로써,'S610' 단계에서 설정된 프로그래밍 동작 방향에 따라 리페어 대상 어드레스 정보를 프로그래밍한다.
'S630' 단계는 프로그래밍 된 정보를 서로 비교하는 단계로써, 다수의 퓨즈에 프로그래밍 된 리페어 대상 어드레스 정보를 서로 비교하여 리페어 대상 어드레스 정보가 서로 동일하지 않은 경우(다름) 'S640' 단계를 수행하고, 리페어 대상 어드레스가 서로 동일한 경우(같음) 'S650' 단계를 수행한다. 참고로, 리페어 대상 어드레스 정보를 비교하는 방법은 여러 가지가 될 수 있는데, 부트 업 동작이 수행된 리페어 대상 어드레스 정보의 경우 이미 로딩된 리페어 대상 어드레스 정보와 부트 업 동작을 통해 출력되는 리페어 대상 어드레스 정보를 비교하는 것이 가능하다. 이러한 동작에 대응하는 구성은 도 8 에서 다시 살펴보기로 한다.
'S640' 단계는 부트 업 동작을 수행하는 단계로써, 도 4 및 도 5 에서 볼 수 있듯이 부트 업 동작 방향에 따라 처음 액세스 되는 '100' 어드레스에 대하여 부트 업 동작이 수행된다.
'S650' 단계는 부트 업 동작을 패스하는 단계로써, 도 4 및 도 5 에서 볼 수 있듯이 이미 부트 업 동작이 수행된 '100' 어드레스에 대하여 부트 업 동작을 수행하지 않는다.
'S660' 단계는 부트 업 동작을 마침 할 것인지를 판단하는 단계로써, 부트 업 동작을 계속해야 하는 경우(아니오) 'S630' 단계를 다시 수행하고, 그렇지 않은 경우(예) 부트 업 동작을 마침한다.
본 발명의 실시예에 따른 반도체 메모리 장치는 다수의 퓨즈에 프로그래밍 된 리페어 대상 어드레스를 비교하여 그 비교 결과에 따라 부트 업 동작의 수행 여부를 제어하는 것이 가능하다. 그리고, 이러한 동작을 통해 부트 업 동작 시간을 최소화하는 것이 가능하다.
도 7 은 본 발명의 실시예에 따른 프로그래밍 동작과 부트 업 동작의 실시예를 설명하기 위한 도면이다. 도 7 에는 프로그래밍 동작과 부트 업 동작의 일례들이 개시되어 있으며, 설명의 편의를 위하여 퓨즈 어레이부를 제1 및 제2 퓨즈 어레이부로 나누어 도시하였다. 제1 및 제2 퓨즈 어레이는 물리적이나 논리적인 기준으로 구분될 수 있다. 또한, 제1 및 제2 퓨즈 어레이는 프로그래밍되는 상태 정보의 종류에 따라 구분될 수도 있다. 여기서, 제1 및 제2 퓨즈 어레이를 구분하는 상태 정보는 서로 다른 종류의 상태 정보를 의미하며, 더 나아가 프로그래밍 동작시간이 서로 다른 상태 정보 역시 포함될 수 있다. 예컨대, 패키지 전 단계에서의 테스트 동작시 프로그래밍되는 상태 정보와 패키지 후 단계에서의 테스트 동작시 프로그래밍되는 상태 정보는 서로 다른 상태 정보로 구분될 수 있으며, 또한 그 이후 프로그래밍되는 상태 정보 역시 서로 다른 상태 정보로 구분될 수 있다.
우선, ① 은 제1 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제1 퓨즈 어레이부에 대한 부트 업 동작이 정방향으로 수행된다. 그리고, 제2 퓨즈 어레이부에 대한 프로그래밍 동작이 역방향으로 수행되고, 제2 퓨즈 어레이부에 대한 부트 업 동작이 정방향으로 수행된다.
② 는 제1 퓨즈 어레이부에 대한 프로그래밍 동작이 역방향으로 수행되고, 제1 퓨즈 어레이부에 대한 부트 업 동작이 정방향으로 수행된다. 그리고, 제2 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제2 퓨즈 어레이부에 대한 부트 업 동작이 정반향으로 수행된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 ①, ② 에서 볼 수 있듯이,제1 및 제2 퓨즈 어레이부에 대한 프로그래밍 동작 방향이 서로 다르며, 제1 및 제2 퓨즈 어레이부에 대한 부트 업 동작 방향은 서로 동일한다.
③ 은 제1 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제1 퓨즈 어레이부에 대한 부트 업 동작이 역방향으로 수행된다. 그리고, 제2 퓨즈 어레이부에 대한 프로그래밍 동작이 역방향으로 수행되고, 제2 퓨즈 어레이부에 대한 부트 업 동작이 정방향으로 수행된다.
④ 는 제1 퓨즈 어레이부에 대한 프로그래밍 동작이 역방향으로 수행되고, 제1 퓨즈 어레이부에 대한 부트 업 동작이 정방향으로 수행된다. 그리고, 제2 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제2 퓨즈 어레이부에 대한 부트 업 동작이 역방향으로 수행된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 ③, ④ 에서 볼 수 있듯이, 제1 및 제2 퓨즈 어레이부에 대한 프로그래밍 동작 방향과 부트 업 동작 방향이 서로 반대이다.
⑤ 는 제1 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제1 퓨즈 어레이부에 대한 부트 업 동작이 역방향으로 수행된다. 그리고, 제2 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제2 퓨즈 어레이부에 대한 부트 업 동작이 정방향으로 수행된다.
⑥ 은 제1 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제1 퓨즈 어레이부에 대한 부트 업 동작이 정방향으로 수행된다. 그리고, 제2 퓨즈 어레이부에 대한 프로그래밍 동작이 정방향으로 수행되고, 제2 퓨즈 어레이부에 대한 부트 업 동작이 역방향으로 수행된다.
본 발명의 실시예에 따른 반도체 메모리 장치는 ⑤, ⑥ 에서 볼 수 있듯이, 제1 및 제2 퓨즈 어레이부에 대한 프로그래밍 동작 방향이 서로 동일하며, 제1 및 제2 퓨즈 어레이부에 대한 부트 업 동작 방향은 서로 다르다.
도 8 은 본 발명의 또 다른 실시예에 따른 반도체 메모리 장치를 설명하기 위한 블록도로써, 도 4 및 도 5 의 리페어 대상 어드레스의 비교 동작을 수행할 수 있는 실시예이다.
도 8 을 참조하면, 반도체 메모리 장치는 커맨드 디코딩부(810)와, 제어 신호 생성부(820)와, 프로그래밍 순서 제어부(830)와, 퓨즈 어레이부(840)와, 부트 업 순서 제어부(850)와, 퓨즈 정보 로딩부(860), 및 데이터 비교부(870)를 구비한다. 참고로, 도 8 의 각 구성은 도 3 의 각 구성에 대응하기 때문에 도 8 에서는 도 3 의 구성 대비 달라진 부분만 설명하기로 한다.
우선, 데이터 비교부(870)는 퓨즈 정보 로딩부(860)에 로딩된 정보(R1, R2, ... Rn)와 퓨즈 어레이부(840)의 출력 신호(L1, L2, ... Ln)를 비교하여 동작 제어 신호(CTR_P)를 생성한다. 여기서, 동작 제어 신호(CTR_P)는 부트 업 동작의 수행 여부를 제어하기 위한 신호로써, 퓨즈 정보 로딩부(860)에 로딩된 정보(R1, R2, ... Rn)와 퓨즈 어레이부(840)의 출력 신호(L1, L2, ... Ln)가 동일한 경우 부트 업 동작을 수행하지 않도록 제어하기 위한 신호이다.
이어서, 부트 업 순서 제어부(850)는 동작 제어 신호(CTR_P)에 응답하여 부트 업 활성화 제어 신호(CTR_123)를 생성하고, 퓨즈 어레이부(840)는 이 부트 업 활성화 제어 신호(CTR_123)에 응답하여 부트 업 동작의 수행 여부를 제어하는 것이 가능하다. 이에 대한 회로 동작은 도 4, 도 5, 및 도 6 에서 비교적 상세히 기술하였기 때문에 이를 참조하기 바란다.
본 발명의 실시예에 따른 반도체 메모리 장치는 이전에 로딩된 리페어 대상 어드레스와 현재 부트 업 된 리페어 대상 어드레스를 비교하여 이전에 프로그래밍 된 동일한 리페어 대상 어드레스에 대한 부트 업 동작을 패스하도록 제어하는 것이 가능하다.
전술한 바와 같이, 본 발명의 실시예에 따른 반도체 메모리 장치는 퓨즈 어레이 회로의 프로그래밍 동작 방향과 부트 업 동작 방향을 제어하는 것이 가능하며, 이를 통해 부트 업 동작 및 로딩 동작을 최소화하는 것이 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.
210 : 커맨드 디코딩부
220 : 제어 신호 생성부
230 : 프로그래밍 순서 제어부
240 : 퓨즈 어레이부
250 : 퓨즈 정보 로딩부

Claims (20)

  1. 다수의 퓨즈를 구비하며, 상태 정보가 프로그래밍되는 퓨즈 어레이부;
    상기 퓨즈 어레이부의 프로그래밍 동작 방향과 부트 업 동작 방향을 제어하기 위한 동작 방향 제어부; 및
    상기 부트 업 동작을 통해 상기 퓨즈 어레이부에 프로그래밍 된 상태 정보를 로딩하기 위한 퓨즈 정보 로딩부
    를 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 동작 방향 제어부는,
    상기 퓨즈 어레이부의 프로그래밍 동작 방향을 제어하기 위한 프로그래밍 순서 제어부; 및
    상기 퓨즈 어레이부의 부트 업 동작 방향을 제어하기 위한 부트 업 순서 제어부를 구비하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    커맨드 신호를 디코딩하여 상기 프로그래밍 동작 및 상기 부트 업 동작에 대응하는 내부 커맨드 신호를 생성하기 위한 커맨드 디코딩부; 및
    상기 상태 정보에 응답하여 상기 다수의 퓨즈의 연결 관계를 변화시키기 위한 프로그래밍 제어 신호를 생성하여 상기 동작 방향 제어부에 제공하기 위한 제어 신호 생성부를 더 구비하는 반도체 메모리 장치.
  4. 제3항에 있어서,
    상기 프로그래밍 순서 제어부는 상기 프로그래밍 제어 신호를 입력받아 상기 프로그래밍 동작 방향에 따라 상기 다수의 퓨즈 중 프로그래밍 대상 퓨즈에 상기 프로그래밍 제어 신호를 순차적으로 인가하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1항에 있어서,
    상기 퓨즈 어레이부는 상기 부트 업 순서 제어부의 출력 신호에 따라 상기 다수의 퓨즈에 프로그래밍된 상태 정보를 순차적으로 출력하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서,
    상기 프로그래밍 동작 방향과 상기 부트 업 동작 방향은 서로 반대인 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1항에 있어서,
    상기 퓨즈 어레이부는 제1 및 제2 퓨즈 어레이부로 구분되고,
    상기 동작 방향 제어부는 상기 제1 및 제2 퓨즈 어레이부 각각의 프로그래밍 동작 방향과 부트 업 동작 방향을 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제7항에 있어서,
    상기 제1 및 제2 퓨즈 어레이부 중 적어도 하나는,
    상기 프로그래밍 동작 방향과 상기 부트 업 동작 방향이 서로 반대인 것을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서,
    상기 제1 및 제2 퓨즈 어레이부는 물리적 또는 논리적으로 구분되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제7항에 있어서,
    상기 제1 및 제2 퓨즈 어레이부는 프로그래밍되는 상태 정보의 종류에 따라 구분되는 것을 특징으로 하는 반도체 메모리 장치.
  11. 다수의 퓨즈를 구비하며, 리페어 대상 어드레스 정보가 프로그래밍되는 퓨즈 어레이부;
    상기 퓨즈 어레이부의 프로그래밍 동작 방향을 제어하기 위한 프로그래밍 순서 제어부;
    상기 프로그래밍 동작 방향과 반대 방향으로 상기 퓨즈 어레이부의 부트 업 동작 방향을 제어하기 위한 부트 업 순서 제어부; 및
    상기 부트 업 동작을 통해 상기 퓨즈 어레이부에 프로그래밍 된 리페어 대상 어드레스 정보를 로딩하기 위한 퓨즈 정보 로딩부
    를 구비하는 반도체 메모리 장치.
  12. 제11항에 있어서,
    상기 퓨즈 정보 로딩부에 로딩된 리페어 대상 어드레스와 상기 부트 업 동작을 통해 출력되는 리페어 대상 어드레스를 비교하여 동작 제어 신호를 생성하기 위한 데이터 비교부를 더 구비하는 반도체 메모리 장치.
  13. 제12항에 있어서,
    상기 부트 업 순서 제어부는 상기 동작 제어 신호에 응답하여 상기 부트 업 동작의 수행 여부를 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제11항에 있어서,
    상기 부트 업 순서 제어부는 나중에 프로그래밍 된 리페어 대상 어드레스 정보를 상기 부트 업 동작시 먼저 출력되는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제11항에 있어서,
    상리 퓨즈 정보 로딩부에 로딩된 리페어 대상 어드레스는 노말 동작시 리페어 동작에 사용되는 것을 특징으로 하는 반도체 메모리 장치.
  16. 다수의 퓨즈에 대한 프로그래밍 동작 방향과 부트 업 동작 방향을 설정하는 단계;
    상기 설정하는 단계에서 설정된 상기 프로그래밍 동작 방향에 따라 상기 다수의 퓨즈에 리페어 대상 어드레스 정보를 프로그래밍하는 단계;
    상기 다수의 퓨즈에 프로그래밍 된 상기 리페어 대상 어드레스 정보를 비교하는 단계; 및
    상기 설정하는 단계에서 설정된 상기 부트 업 동작 방향에 따라 상기 다수의 퓨즈에 프로그래밍 된 상기 리페어 대상 어드레스 정보를 부트 업 하는 단계를 포함하되,
    상기 부트 업 하는 단계는 상기 비교하는 단계의 결과에 응답하여 상기 다수의 퓨즈 각각의 부트 업 동작의 수행 여부를 결정하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  17. 제16항에 있어서,
    상기 비교하는 단계의 결과에 응답하여 상기 부트 업 동작을 패스하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  18. 제16항에 있어서,
    상기 부트 업 하는 단계를 통해 출력된 리페어 대상 어드레스를 로딩하는 단계를 더 포함하는 반도체 메모리 장치의 동작 방법.
  19. 제18항에 있어서,
    상기 비교하는 단계는,
    상기 로딩하는 단계에서 로딩된 리페어 대상 어드레스와 상기 부트 업 하는 단계를 통해 출력된 리페어 대상 어드레스를 비교하는 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.
  20. 제16항에 있어서,
    상기 프로그래밍 동작 방향과 상기 부트 업 동작 방향은 서로 반대인 것을 특징으로 하는 반도체 메모리 장치의 동작 방법.

KR1020140049282A 2014-04-24 2014-04-24 반도체 메모리 장치 및 그의 동작 방법 KR20150123378A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140049282A KR20150123378A (ko) 2014-04-24 2014-04-24 반도체 메모리 장치 및 그의 동작 방법
US14/509,852 US9196378B2 (en) 2014-04-24 2014-10-08 Semiconductor memory device and operating method thereof
CN201410855853.3A CN105047226B (zh) 2014-04-24 2014-12-31 半导体存储器件及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140049282A KR20150123378A (ko) 2014-04-24 2014-04-24 반도체 메모리 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20150123378A true KR20150123378A (ko) 2015-11-04

Family

ID=54335386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140049282A KR20150123378A (ko) 2014-04-24 2014-04-24 반도체 메모리 장치 및 그의 동작 방법

Country Status (3)

Country Link
US (1) US9196378B2 (ko)
KR (1) KR20150123378A (ko)
CN (1) CN105047226B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108399937B (zh) * 2017-02-06 2021-06-04 晶豪科技股份有限公司 存储器自动修复电路
CN115295059B (zh) * 2022-10-09 2023-03-03 浙江力积存储科技有限公司 半导体器件及其操作方法、装置和计算机可读存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000275B1 (ko) * 1992-05-06 1995-01-12 삼성전자 주식회사 반도체 메모리 장치의 컬럼 리던던시
US6285619B1 (en) * 1999-11-18 2001-09-04 Infineon Technologies North America Corp. Memory cell
KR100546312B1 (ko) * 2003-01-30 2006-01-26 삼성전자주식회사 시그너쳐 퓨즈의 데이터를 노멀 리드 동작을 통해 독출할수 있는 반도체 메모리 장치 및 반도체 메모리 장치의시그너쳐 퓨즈의 데이터를 노멀 리드 동작을 통해독출하는 방법
US20070284693A1 (en) * 2006-06-09 2007-12-13 International Business Machines Corporation Electrically programmable fuse with asymmetric structure
JP5328020B2 (ja) * 2009-01-15 2013-10-30 セイコーインスツル株式会社 メモリ装置及びメモリアクセス方法
KR101097445B1 (ko) 2010-01-29 2011-12-23 주식회사 하이닉스반도체 반도체 메모리 장치
CN101944387A (zh) * 2010-09-03 2011-01-12 深圳市国微电子股份有限公司 一种分段式反熔丝编程方法、装置及编程器
US8351291B2 (en) * 2011-05-06 2013-01-08 Freescale Semiconductor, Inc Electrically programmable fuse module in semiconductor device
KR101975330B1 (ko) * 2012-04-06 2019-05-07 삼성전자주식회사 퓨즈 장치에 저장된 데이터를 리드하는 방법 및 이를 이용하는 장치들
KR102017724B1 (ko) * 2012-05-31 2019-09-03 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 전자 장치

Also Published As

Publication number Publication date
CN105047226A (zh) 2015-11-11
US9196378B2 (en) 2015-11-24
CN105047226B (zh) 2020-02-07
US20150310925A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
US6704228B2 (en) Semiconductor memory device post-repair circuit and method
KR100722771B1 (ko) 반도체 메모리 장치의 리페어 회로 및 방법
CN101510447B (zh) 半导体存储器装置中的冗余电路
CN105321576B (zh) 半导体存储器件及其操作方法
KR20160120006A (ko) 반도체 메모리 장치
JP2005071582A (ja) ウェーハレベルのテストまたはポストパッケージのテストで選択的にプログラムされる半導体メモリ装置のリペア装置及びそのリペア方法
US20120275248A1 (en) Semiconductor apparatus
US11424003B2 (en) Memory controllers having simplified BISR logic circuit, methods of operating the memory controller, and memory systems including the memory controller
US9472308B1 (en) Semiconductor memory device and test method thereof
CN105280236A (zh) 具有熔丝阵列的半导体器件及其操作方法
US7609579B2 (en) Memory module with failed memory cell repair function and method thereof
US9779834B2 (en) Memory system for improving programming operation on fuse array
JP4685282B2 (ja) マルチロウアドレステスト可能な半導体メモリ装置及びそのテスト方法
KR102312957B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR20150123378A (ko) 반도체 메모리 장치 및 그의 동작 방법
JP2005317173A (ja) メモリ装置
TWI452461B (zh) 修復積體電路之方法與裝置
US20160254043A1 (en) Semiconductor memory device and method of operating the same
US7284168B2 (en) Method and system for testing RAM redundant integrated circuits
US9285414B2 (en) Method and system for testing semiconductor device
US9196376B2 (en) Semiconductor devices and semiconductor systems including the same
KR20120135642A (ko) 워드라인 구동신호 제어 회로 및 이를 구비하는 반도체 메모리 장치와 워드라인 구동 방법
KR20160074914A (ko) 리던던시 회로를 포함하는 반도체 메모리 장치
US6842065B2 (en) Electrical fuse programming control circuit
KR101212748B1 (ko) 반도체 메모리, 메모리 시스템 및 그 프로그래밍 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination