TWI452461B - 修復積體電路之方法與裝置 - Google Patents

修復積體電路之方法與裝置 Download PDF

Info

Publication number
TWI452461B
TWI452461B TW101110775A TW101110775A TWI452461B TW I452461 B TWI452461 B TW I452461B TW 101110775 A TW101110775 A TW 101110775A TW 101110775 A TW101110775 A TW 101110775A TW I452461 B TWI452461 B TW I452461B
Authority
TW
Taiwan
Prior art keywords
redundant
unit
address
circuit
integrated circuit
Prior art date
Application number
TW101110775A
Other languages
English (en)
Other versions
TW201333685A (zh
Inventor
Yung Fa Chou
Ding Ming Kwai
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Publication of TW201333685A publication Critical patent/TW201333685A/zh
Application granted granted Critical
Publication of TWI452461B publication Critical patent/TWI452461B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/52—Plural diverse manufacturing apparatus

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

修復積體電路之方法與裝置
本揭露是有關於用於修復積體電路中的電路元件的方法與裝置。
現今的積體電路通常都會含有冗餘部件以提供失效切換(failover)機制。這種機制可在當正規部件失效時啟用冗餘部件以取代正規部件。
例如，當製造一個記憶體積體電路時，會將一組冗餘元件胞設置在電路中。若記憶元件胞因製程上的錯誤而導致受損或是在電路製造完成後因其他原因而失效時，可藉由冗餘部件取代受損/失效的記憶元件胞。而這可能需要例如將受損/失效的元件胞的位址傳輸至冗餘部件。
本揭露提出一種修復積體電路的方法。此方法包括：製造第一電路，第一電路包括多個正規單元以及多個冗餘單元，藉由位址識別出每個正規單元，對第一電路執行第一測試以判斷是否存在受損正規單元，若存在受損正規單元，啟用至少一第一冗餘單元以取代受損正規單元，藉由受損正規單元的位址以識別出第一冗餘單元，若至少第一冗餘單元存在，則對第一電路執行第二測試以判斷第一冗餘單元是否受損，以及啟用至少一第二冗餘單元以取代受損的第一冗餘單元，藉由受損正規單元的位址以識別出第二冗餘單元。
本揭露提出一種修復積體電路的裝置。此裝置包括多個冗餘控制電路，每個冗餘控制電路與一個冗餘單元相關聯。每個冗餘控制電路包括接收裝置、熔絲元件、冗餘控制器。接收裝置用以接收外部控制訊號。熔絲元件用以指出與冗餘控制電路相關聯的冗餘單元是否可用以取代先前已啟用以修復積體電路的另一個冗餘單元。若相關聯的冗餘單元可用以取代先前已啟用的冗餘單元，則冗餘控制器可用以因應外部控制訊號而選擇並啟用相關聯的冗餘單元，以取代先前已啟用的冗餘單元。
為讓本揭露之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本揭露的部份實施例接下來將會配合附圖來詳細描述，以下的描述所引用的元件符號，當不同附圖出現相同的元件符號將視為相同或相似的元件。這些實施例只是本揭露的一部份，並未揭示所有本揭露的可實施方式。更確切的說，這些實施例只是本揭露的專利申請範圍中的系統與方法的範例。
圖1繪示依據本揭露一實施例之用以修復積體電路102的冗餘控制電路100的功能方塊圖。積體電路102可為傳統記憶體電路，但此僅是為了方便說明，並不能限制本揭露。積體電路102包括正規元件胞陣列104、多個冗餘元件胞106、位址解碼器108以及冗餘位址解碼器110。正規元件胞陣列104包括多個元件胞，每個元件胞皆被配屬位址，且可藉由位址解碼器108依據位址訊號112以個別選擇與存取每個單元。
正規元件胞陣列104在本實施例中是一個記憶體陣列，且可藉由位址解碼器108各別對正規元件胞陣列104中的記憶元件胞配屬位址。位址訊號112載有位址資料，位址解碼器108將此位址資料作解碼以識別出陣列104中的相關聯單元。冗餘元件胞106包括冗餘記憶元件胞106A~106D，可藉由冗餘位址解碼器110依據冗餘控制電路100所輸出的輸出訊號，以各別對冗餘單元106A~106D配屬位址。積體電路102可包括更多或是更少的冗餘元件胞。
如圖1所示，冗餘控制電路100包括多個冗餘元件胞控制器114。冗餘元件胞控制器114可用以通過冗餘位址解碼器110控制冗餘元件胞106A~106D。冗餘控制電路100更包括或邏輯運算器116，邏輯運算器116用以因應冗餘元件胞控制器114所輸出的輸出訊號以失能或致能位址解碼器108。
如圖1所示，各冗餘元件胞控制器114A~114D的輸出訊號會輸入至冗餘位址解碼器110，冗餘位址解碼器110會將輸出訊號解碼，並基於所解碼出的資料選擇其中一個冗餘元件胞106。或邏輯運算器116亦會接收並處理冗餘元件胞控制器114A~114D的輸出訊號。基於冗餘元件胞控制器114A~114D的輸出訊號，或邏輯運算器116會致能或失能位址解碼器108。當任何一個冗餘元件胞控制器114A~114D的輸出訊號的電壓準位為高電壓準位(亦即邏輯“1”)時，或邏輯運算器116會產生一個電壓準位為高電壓準位的電壓(亦即邏輯“1”)在輸出線上。而且，當全部的冗餘元件胞控制器114A~114D的輸出訊號的電壓準位皆為低電壓準位時(亦即邏輯“0”)，或邏輯運算器116會產生一個為電壓準位為低電壓準位的電壓(亦即邏輯“0”)在輸出線上。在圖1中繪示的冗餘元件胞控制器114A~114D僅只是為了方便說明而不限制本揭露，冗餘控制電路100可包括更多或更少的冗餘元件胞控制器114。
根據另外一個實施例，可藉由外部控制訊號118控制冗餘元件胞控制器114。外部控制訊號118包括訊號118A~118D，冗餘元件胞控制器114從一個外部控制電路接收外部控制訊號118A~118D以各別失能或致能各冗餘元件胞控制器114。另外，冗餘元件胞控制器114還會接收到輸入至位址解碼器108的位址訊號112。當其中一個外部控制訊號118(例如外部控制訊號118A)致能其中一個相對應的冗餘元件胞控制器時(例如冗餘元件胞控制器114A)，冗餘元件胞控制器114A會將位址訊號112所載有的位址資料與先前儲存的位址作比較，並產生可指出比較結果的輸出。例如，若所接收的位址資料符合先前儲存的位址，冗餘元件胞控制器114A會輸出一個電壓準位為高電壓準位的電壓，亦即邏輯“1”。反之，若所接收的位址資料不符合先前儲存的位址，冗餘元件胞控制器114A會輸出一個電壓準位為低電壓準位的電壓，亦即邏輯“0”。另外，當外部控制訊號(例如118A)失能冗餘元件胞控制器114A時，冗餘元件胞控制器114A會輸出一個電壓準位為低電壓準位的電壓，亦即邏輯“0”。用以產生外部控制訊號118A~118D的外部控制電路在之後會作更進一步的說明。
積體電路102與冗餘控制電路100可設置在同一個晶粒或不同晶粒上。在積體電路102的製造過程中或在之後的操作過程中，正規元件胞陣列104中的個別元件胞可能會受損。根據本揭露一實施例，當冗餘控制電路100偵測到陣列104中的受損元件胞時，冗餘控制電路100會在外部控制電路的控制之下選擇其中一個冗餘元件胞106以取代陣列104中的受損元件胞。例如，當陣列104中的元件胞104A受損時，外部控制電路會設置或啟用冗餘元件胞控制器114A以選擇一個冗餘元件胞以取代受損的元件胞104A。具體而言，外部控制電路會先將受損的元件胞104A的位址輸入及儲存在冗餘元件胞控制器114A之中。然後外部控制電路再設定外部控制訊號118A以致能冗餘元件胞控制器114A，例如，藉由將外部控制訊號118A的電壓準位由低電壓準位(例如邏輯“0”)切換為高電壓準位(例如邏輯“1”)。外部控制電路在之後會作更進一步的說明。
當嘗試存取元件胞104A的外部控制電路發佈載有受損元件胞所對應的位址的位址訊號112時，位址解碼器108與冗餘元件胞控制器114皆會接收到此位址訊號。冗餘元件胞控制器114A會先將位址訊號載有的位址資料與先前儲存的位址作比較。若前述的位址資料符合先前儲存的位址，冗餘元件胞控制器114A會產生例如一個高電壓準位的電壓(亦即邏輯“1”)以指出兩者符合。反之，若前述的位址資料不符合先前儲存的位址，冗餘元件胞控制器114A會產生例如一個低電壓準位的電壓(亦即邏輯“0”)。此外，即使先前儲存的位址不符合位址訊號112中的位址資料，冗餘元件胞控制器114A仍可在外部控制訊號118A的控制之下產生一個高電壓準位的電壓(亦即邏輯“1”)以指出兩者為強迫符合。強迫符合在之後會作更進一步的說明。
冗餘元件胞控制器114B~114D不是被外部控制訊號118B~118D所失能，就是儲存不同於位址訊號112中的位址資料的位址。因此，冗餘元件胞控制器114B~114D會因應位址訊號112而產生一個電壓準位為低電壓準位的電壓以表示邏輯“0”。或邏輯運算器116則會因應冗餘元件胞控制器114A~114D的輸出而產生可指出至少有一個冗餘元件胞控制器114是符合的輸出。即使位址訊號112載有元件胞104A的位址，或邏輯運算器116的輸出仍會失能位址解碼器108，以防止位址解碼器108存取受損的元件胞104A。
另一方面，冗餘位址解碼器110接收冗餘元件胞控制器114A~114D的輸出訊號，然後藉由對輸出訊號進行解碼以選擇例如冗餘元件胞106A。因此，因應位址訊號112中的位址資料可存取冗餘單元106A，因而可取代受損的元件胞104A。藉由在保留位址的情形下以冗餘元件胞106A取代元件胞104A，即使元件胞104A已受損，冗餘控制電路100仍許可尋求存取元件胞104A的外部電路持續使用此位址。
根據另一實施例，冗餘控制電路100亦會選擇個別冗餘元件胞106A~106D以取代另一個如上述中已被選擇以取代受損元件胞的冗餘元件胞。例如，若先前已被選擇以取代元件胞104A的冗餘元件胞106A失效，冗餘控制電路100可選擇另一個冗餘元件胞例如冗餘元件胞106B取代受損的冗餘元件胞106A。
具體而言，當判斷出冗餘元件胞106A已受損時，外部控制電路會將先前已儲存在冗餘元件胞控制器114A的受損元件胞104A的位址輸入並儲存至冗餘元件胞控制器114B。外部控制電路再藉由將外部控制訊號118A的電壓準位由高電壓準位(例如邏輯“1”)切換為低電壓準位(例如邏輯“0”)，以設定外部控制訊號118A，使其失能冗餘元件胞控制器114A。而且，外部控制電路會再藉由將外部控制訊號118B的電壓準位由低電壓準位(例如邏輯“0”)，切換為高電壓準位(例如邏輯“1”)，以設定外部控制訊號118B，使其致能冗餘元件胞控制器114B。
當位址解碼器108以及冗餘元件胞控制器114從一個尋求存取元件胞104A的外部電路接收到位址訊號112時，冗餘元件胞控制器114B會將位址訊號載有的位址資料與先前儲存的位址作比較。若判斷結果為符合，則冗餘單元控制器114B會產生一個具有高電壓準位(例如邏輯“1”)的輸出訊號以指出符合。由於外部控制器訊號118A已失能冗餘元件胞控制器114A，冗餘元件胞控制器114A的輸出訊號的電壓準位維持在低電壓準位(例如邏輯“0”)。因為冗餘元件胞控制器114C、114D不是被失能就是儲存不同的位址，所以冗餘元件胞控制器114C、114D亦會輸出電壓準位在低電壓準位的輸出。
或邏輯運算器116接收冗餘元件胞控制器114A~114D的輸出訊號，並產生輸出以失能位址解碼器108。失能的位址解碼器108可防止外部電路存取受損的元件胞104A。另外，冗餘位址解碼器110會對冗餘元件胞控制器114A~114D的輸出訊號作解碼，然後對應解碼後的資料選擇冗餘元件胞106B。因此，即使元件胞104A與冗餘元件胞106A皆已失效，冗餘控制電路100仍許可外部電路持續使用同樣的位址。
上述中，可表示邏輯高電壓準位的電壓準位與可表示邏輯低電壓準位的電壓準位可從習知技術得知。另外，邏輯的高電壓與低電壓可互相交換而仍可在系統中保持同樣的邏輯操作。例如，具有低電壓準位的輸出可指出所接收的位址資料符合先前儲存的位址，以及具有高電壓準位的輸出可指出所接收的位址資料不符合先前儲存的位址。因此，位址解碼器108會被具低電壓準位的電壓失能而不是被高電壓準位的電壓失能。
圖2繪示依據另一實施例的用以修復積體電路202的冗餘控制電路200的功能方塊圖。與冗餘控制電路100不同的是，積體電路202包括一個二維元件胞陣列204，二維元件胞陣列204包括多個電路元件胞204C。可藉由行204A與列204B識別每個元件胞204C。而行204A與列204B則分別可藉由行位址與列位址作識別。另外，積體電路202還包括行解碼器206、列解碼器208、多個冗餘行210、多個冗餘列212、冗餘行解碼器214以及冗餘列解碼器216。積體電路202的架構與其運作則與習知技術相同。
一般而言，外部控制電路若要存取指定的單元，例如要存取元件胞陣列204中的204C時，可藉由發佈行位址訊號218至行位址解碼器206以及發佈列位址訊號220至列解碼器208。行位址解碼器206與列解碼器208會依據行位址與列位址對位址訊號作解碼，然後再選擇元件胞204C。
根據其中一實施例，當元件胞陣列204中的元件胞受損時，冗餘控制電路200會選擇一個冗餘行210或一個冗餘列212以取代受損元件胞所在的行與列。特別的是，冗餘控制電路200還包括多個冗餘行控制器222A與222B以及多個冗餘列控制器224A與224B。由於冗餘行控制器與冗餘列控制器具有相似的結構與功能，因而在此只描述冗餘行控制器。
每個冗餘行控制器222A或222B包括行熔絲單元226A或226B、行位址比較器228A或228B、外部熔絲控制電路230A或230B、冗餘行控制單元232A或232B以及外部控制熔絲234A或234B。每個冗餘行控制器222A或222B更包括接收裝置236A或236B以接收外部控制訊號238以控制外部熔絲控制電路230A或230B以及冗餘行控制單元232A或232B。另外，冗餘行控制器222A或222B會共用一個接收裝置且會通過此接收裝置接收外部控制訊號238。
每個行熔絲單元(例如226A)皆包括一個熔絲電路，此熔絲電路用以儲存行位址(例如240A)以及提供儲存的位址至行比較器(例如比較器228A)。行比較器228A接收載有位址資料的行位址訊號218，並將行位址訊號218的位址資料與熔絲單元226A所提供的先前儲存的位址240A作比較。行比較器228A會產生一個輸出訊號以指出行位址訊號218的位址資料是否符合先前儲存的行位址240A。
外部熔絲控制電路例如230A可依據外部控制熔絲234A及外部控制訊號238的狀態以致能或失能行比較器228A。例如，當外部控制熔絲234A為連接時，若外部控制訊號238設定為邏輯“0”時，外部熔絲控制電路230A會致能行比較器228A，且若外部控制訊號238設定為邏輯“1”時，外部熔絲控制電路230A會失能行比較器228A。
當外部控制熔絲234A為斷開時，控制邏輯的操作是相反的。具體而言，若外部控制訊號238被設定為邏輯“1”時，外部熔絲控制電路230A會致能行比較器228A，且若外部控制訊號238被設定為邏輯“0”時，外部熔絲控制電路230A會失能行比較器228A。
而且，外部控制訊號238更可控制冗餘行控制單元232A與232B以使行位址比較器228A所輸出的輸出訊號通過或是屏蔽行位址比較器228A所輸出的輸出訊號。當外部控制訊號238致能冗餘行控制單元232A時，冗餘行控制單元232A會讓行位址比較器228A所輸出的輸出訊號傳送至冗餘行解碼器214。當外部控制訊號238失能冗餘行控制單元232A時，冗餘行控制單元232A會屏蔽行位址比較器228A所輸出的輸出訊號。冗餘行控制器222B的運作也與此相似。
根據另一個實施例，當陣列204中的元件胞204C受損時，冗餘控制電路200會選擇一個冗餘行例如210A以取代受損元件胞204C所在位址的受損正規行204A。或是，冗餘控制電路200會選擇一個冗餘列以取代受損元件胞204C所在位址的受損正規列204B。
為了以冗餘行210A取代受損的正規行204A，外部測試系統會將受損的行204A的行位址輸入並儲存至行熔絲單元226A。例如，外部測試系統可為一個習知的測試系統以測試被修復的電路元件胞204。在偵測出正規行204A是受損之後，外部測試系統會自動判斷出行204A的行位址且利用雷射、電子束或是執行程式於一個可程式化電路裝置等方法將行204A的行位址儲存至行熔絲單元226A。例如，外部測試系統會依據受損的行204A的行位址控制雷射光源以選擇性地燒斷或斷開行熔絲單元226A的熔絲。或是，外部測試系統可產生電子脈衝以選擇性地燒斷或斷開行熔絲單元226A的熔絲。還有，若外部測試系統未燒斷或未斷開外部控制熔絲234A，表示已啟用冗餘行控制器222A以選擇一個冗餘行。而且，若外部測試系統藉由雷射、電子束或執行程式於可程式化裝置以燒斷或斷開外部控制熔絲234B，表示還未使用冗餘行控制器222B。
在將行熔絲單元226A以及外部控制熔絲234A、234B完全設置好後，外部控制電路會將外部控制訊號238設定為邏輯“1”，如此將可致能外部熔絲控制電路230A與冗餘行控制單元232A以及失能外部熔絲控制電路230B與冗餘行控制單元232B。
當冗餘行位址比較器228A從嘗試存取單元204C的外部電路接收行位址訊號218時，冗餘行位址比較器228A會將行位址訊號218載有的位址資料與先前儲存在行熔絲電路226A的行位址240A作比較。若兩者符合，則冗餘行位址比較器228A會產生一個輸出訊號以指出符合。外部控制訊號238使冗餘行控制單元232A讓冗餘行位址比較器228A的輸出訊號通過，以使冗餘行位址比較器228的輸出訊號傳送至冗餘行解碼器214。
至於冗餘行控制器222B，由於外部控制熔絲234B已斷開，外部控制訊號238會使外部熔絲控制電路230B失能冗餘行位址比較器228B。此外，外部控制訊號238會使冗餘控制單元232B屏蔽冗餘行位址比較器228B的輸出訊號。因此，無論行位址訊號218載有的位址資料為何，冗餘行控制單元232B都會提供一個低電壓準位的訊號(亦即邏輯“0”)至冗餘行解碼器214。冗餘行解碼器214接收冗餘行控制器222A、222B的輸出，並判斷是否應存取行210A。
另外，冗餘行控制單元232A、232B的輸出訊號會輸入至或邏輯運算器242，或邏輯運算器242會產生行符合訊號以指出至少有一個冗餘行控制器的發現行符合。行符合訊號會失能行位址解碼器206以防止因應行位址訊號而存取受損的行204A。因此，藉由以冗餘行210A取代正規陣列204中的受損的行204A，即使元件胞204C已失效，冗餘控制電路200仍容許外部電路使用相同的行位址以存取積體電路202。
根據另一個實施例，當先前已被啟用及使用以取代正規行的冗餘行(例如210A)失效時，冗餘控制電路200會選擇一個還未被使用過的冗餘行(例如210B)，以取代受損的冗餘行。例如，在冗餘控制電路200選擇並啟用冗餘行210A以取代受損的行204A後，若冗餘行210A失效，則冗餘控制電路200會選擇並啟用冗餘行210B以取代受損的冗餘行210A。
為了選擇未使用過的冗餘行以取代使用過的冗餘行，會先檢查外部控制熔絲234A與234B以判斷冗餘行控制器222A與222B的狀態。如同上述，當受損的行204A已在先前被選擇時，冗餘行控制器222A的外部控制熔絲234A會保持連接以指出冗餘行210A已被啟用以取代受損的正規行。另一方面，會斷開冗餘行控制器222B的外部控制熔絲234B以指出冗餘行210B未被使用。因此，可利用確認對應的外部控制熔絲234A、234B的狀態以識別出使用過與未被使用過的冗餘行。
更具體地說，可利用檢查對應的接收器236A與236B的訊號以確認外部控制熔絲234A、234B的狀態。例如，可將前述的外部測試系統與冗餘控制電路200連結以從接收器236A與236B接收訊號。基於這些訊號，外部測試系統可判斷外部控制熔絲234A、234B為連接或是斷開。測試的過程之後會作更進一步的說明。
在藉由確認外部控制熔絲234B以識別出未使用過的冗餘行210B後，外部測試系統會將受損行204A的位址輸入並儲存至行熔絲單元226B。如同上述，可利用雷射、電子束或是執行程式於一個可程式化裝置以達成儲存的動作。然後，外部測試系統會通過接收器236A與236B設定外部控制訊號238以失能冗餘行位址比較器228A以及致能冗餘行位址比較器228B。而且，外部控制訊號238會使冗餘控制單元232A屏蔽冗餘行位址比較器228A的輸出訊號，並致能冗餘控制單元232B以讓冗餘行位址比較器228B的輸出訊號通過。外部控制電路在之後會作更進一步的描述。
因應外部控制訊號238與斷開的外部控制熔絲234A，即使此時所接收的位址資料與行熔絲電路226A中的儲存位址符合，外部熔絲控制電路230A以及冗餘控制單元232A會一同運作以強迫冗餘行位址比較器228A產生例如邏輯“0”的輸出以指出不符合。因此，無論行位址訊號218載有的位址資料為何，冗餘行控制器222A都會提供一個電壓準位為低電壓準位的輸出至冗餘行解碼器214。
外部熔絲控制電路230B致能冗餘行位址比較器228B後，冗餘行位址比較器228B會將由行熔絲單元226B提供的先前儲存的位址240B與行位址訊號218的位址資料作比較。若兩者符合，冗餘行位址比較器228B會產生例如邏輯“1”的輸出訊號以指出符合。然後冗餘行控制器222B會傳送此輸出訊號至冗餘行解碼器214。
冗餘行解碼器214從冗餘行控制器222A與222B接收輸出訊號，並對應地選擇冗餘行210B。或邏輯運算器242從冗餘行控制器222A與222B接收輸出訊號並產生行符合訊號以指出至少有一個冗餘行控制器發現行位址符合。藉由產生行符合訊號，或邏輯運算器242失能行位址解碼器206以防止存取受損的行204A。另外，由於因應外部控制訊號238而失能冗餘行控制器222A，先前啟用以取代受損的行204A的冗餘行210A不能被存取。因此，冗餘控制電路200會以另一個冗餘行210B取代先前啟用的冗餘行210A，且即使在正規行204A與冗餘行210A皆失效的情形下，亦可容許外部電路使用相同的行位址存取積體電路202。
一般而言，外部控制熔絲234A、234B的狀態可指出與外部控制熔絲234A、234B相關聯的冗餘行210A、210B是否已用來取代正規電路陣列204中的受損行。具體而言，一個連接的外部控制熔絲指出相關聯的冗餘行已被啟用以取代正規電路陣列204中的受損行。因此，不可將此已使用之冗餘行用以取代另一個冗餘行。反之，一個斷開的外部控制熔絲指出相關聯的冗餘行未被使用，因此可啟用以取代另一個冗餘行。
如上所述，可利用一個類似冗餘控制電路100與200的冗餘控制電路以修復具有一維、二維或三維的正規電路陣列的積體電路。用以修復積體電路的基本電路單元的架構隨著要修復的電路陣列的架構不同而有所變化。例如，當積體電路具有一維的正規電路陣列，例如圖1所繪示的元件胞陣列104時，用以修復此積體電路的基本電路單元為個別元件胞。因此，當元件胞陣列104中的元件胞受損時，冗餘控制電路會選擇一個冗餘單元(亦即一個個別冗餘元件胞)以取代受損的元件胞。相似地，當冗餘元件胞受損時，冗餘控制電路會選擇另一個冗餘元件胞以取代受損的冗餘元件胞。
另外，當積體電路具有二維電路陣列，例如圖二繪示的隨行列形式排列其中元件胞的元件胞陣列204時，用以修復此積體電路的基本電路單元為行與列。因此，當元件胞陣列204中的元件胞受損時，冗餘控制電路會選擇一個冗餘單元(亦即冗餘行或列)以取代受損的行與列(亦即受損元件胞所在的行與列)。相似地，當冗餘行或列中的元件胞受損時，冗餘控制電路會選擇另一個冗餘行或列以取代受損的冗餘行或列(亦即受損的元件胞所在的冗餘行或列)。
此外，積體電路可具有三維電路陣列，此三維電路陣列包括多個層，每層包括以行列形式排列的電路元件胞。因此，用以修復此積體電路的基本電路單元為層。例如，此積體電路可包括冗餘層。當正規元件胞陣列中的元件胞受損時，冗餘控制電路會選擇冗餘單元(亦即冗餘層)以取代受損層，亦即受損元件胞所屬的層。相似地，當冗餘層中的元件胞受損時，冗餘控制電路會再選擇另一個冗餘曾以取代受損的冗餘層，亦即受損元件胞所在的冗餘層。
圖3A~3C以及4A~4C繪示依據本揭露部分實施例，當外部控制熔絲連接時與斷開時的冗餘控制器的電路示意圖。圖3A中的冗餘控制器300可使用以應用於圖1中的冗餘控制器114A~114D或是圖2中的冗餘行控制器222A與222B以及冗餘列控制器224A與224B。
如圖3A所示，冗餘控制器300包括冗餘控制單元302、外部熔絲控制電路304、熔絲電路306、位址比較器308、接收裝置310以及外部控制熔絲F0 。冗餘控制單元302一般情形下可對應冗餘行控制單元232A與232B。外部熔絲控制電路304一般情形下可對應外部熔絲控制電路230A與230B。
冗餘控制器300通過終端a0與a1從外部電路接收位址訊號，此外部電路嘗試存取由位址訊號載有的位址資料所識別出的冗餘單元。冗餘控制器300亦通過終端PreB 接收時脈訊號以控制冗餘控制器300的運作時序。冗餘控制器300更通過接收裝置310接收外部控制訊號312，外部控制訊號312可控制冗餘控制單元302與外部熔絲控制電路304以致能或失能位址比較器308。時脈訊號與外部控制訊號312一般由外部控制電路產生，外部控制電路之後會作更詳細的描述。
熔絲電路306包括多個熔絲F1 ~F4 ，熔絲F1 ~F4 用以儲存受損電路元件胞例如104A的位址，或受損行/列例如204A或204B的位址。當選擇冗餘控制器300以啟用冗餘元件胞以取代上述圖1及圖2繪示的正規元件胞陣列中的受損元件胞時，會藉由選擇性地保持連接或斷開F1 ~F4 以設定及儲存受損元件胞的位址於熔絲電路306中。在圖中只繪示出四個熔絲F1 ~F4 是為方便說明，本揭露並不限於此。熔絲電路306依位址訊號的位元數可有更多或更少的熔絲。
位址比較器308包括多個電晶體NF1 ~NF4 、偏壓電晶體Ns 以及反相器I1 及I2 。電晶體NF1 ~NF4 分別連接於熔絲F1 ~F4 。反相器I1 及I2 分別連接於電晶體NF2 與NF4 的閘極。位址比較器308通過輸入終端a0 及a1 接收位址訊號，並將儲存於熔絲電路306的位址與所接收的位址訊號作比較，再通過輸出終端Q輸出比較結果。終端Q的輸出可指出所接收的位址訊號是否符合上述儲存的位址。
外部熔絲控制電路304包括多個電晶體P1 與N1 ~N4 以及反相器I3 。冗餘控制單元302包括電晶體P2 與N5 以及延遲電路D。延遲電路D於終端PreB 接收時脈訊號並產生延遲訊號PreB d 。接收裝置310接收外部控制訊號312，外部控制訊號312可用以控制外部熔絲控制電路304與冗餘控制單元302。接收裝置310可為穿矽孔(TSV)、熔絲、重佈層(RDL)連接線、微凸塊(Micro-bump)或其他習知裝置。
依外部控制熔絲F0 的狀態與外部控制訊號312，外部熔絲控制電路304與冗餘控制單元302一起運作以失能或致能位址比較器308。例如，當上述的外部測試系統選擇冗餘元件胞控制器300以啟用冗餘元件胞106(圖1中所繪示)以取代陣列104中的受損元件胞104A時，外部測試系統使外部控制熔絲F0 保持連接以指出正在使用冗餘控制器300。而且，外部測試系統依據受損元件胞104A的位址藉由選擇性地燒斷熔絲F1~F4以設定並儲存受損元件胞104A的位址於熔絲電路306中。例如，如圖3A所繪示，熔絲F1 與F4 保持連接並斷開F2 與F3 。
當外部熔絲控制電路304與冗餘控制單元302通過接收裝置310從外部控制電路接收到外部控制訊號312，且外部控制訊號312的電壓準位為低電壓準位(亦即邏輯‘‘0”)時，外部熔絲控制電路304與冗餘控制單元302會致能位址比較器308以在終端Q產生輸出訊號。在這種情形下，在終端Q的輸出訊號的表現會依位址訊號是否符合熔絲電路306所儲存的位址而有所不同。圖3B繪示當外部控制訊號312啟用冗餘控制器300以選擇冗餘元件胞時的冗餘控制器300的訊號示意圖。
根據另一個實施例，當已被冗餘控制器300選擇的冗餘元件胞受損時，會失能冗餘控制器300，如此才可啟用未使用的冗餘元件胞取代受損的冗餘元件胞。具體而言，為了失能冗餘控制器300，外部控制電路產生電壓準位為高電壓準位(亦即邏輯“1”)的外部控制訊號312以控制外部熔絲控制電路304與冗餘控制單元302。因應外部控制訊號312，無論位址訊號是否符合所儲存的位址，外部熔絲控制電路304與冗餘控制單元302都會強迫位址比較器308產生電壓準位為低電壓準位(亦即邏輯“0”)的輸出於終端Q以反映“不符合”的結果。圖3C繪示當外部控制訊號312失能冗餘控制器300使其可由另一個冗餘控制電路取代時的訊號示意圖。
圖4A繪示依據本揭露一實施例的另一個冗餘控制器400。冗餘控制器400大致上對應於圖3A中的冗餘控制器300，除了在冗餘控制器400中的熔絲F0 是斷開的(在圖中以虛線指出斷開)，以指出先前並未使用冗餘控制器400以選擇冗餘元件胞以取代在正規元件胞陣列中的受損元件胞，例如圖1繪示的陣列104之中的受損元件胞。因此，當外部熔絲控制電路304與冗餘控制單元302通過接收裝置310接收的外部控制訊號312的電壓準位為低電壓準位(亦即邏輯“0”)時，無論在終端a0與a1所輸入的位址訊號的表現為何，外部熔絲控制電路304與冗餘控制單元302皆會強迫位址比較器308產生電壓準位為低電壓準位(亦即邏輯“0”)的輸出訊號於終端Q以指出“不符合”。圖4B繪示當外部控制訊號312失能冗餘控制器400時，冗餘控制器400的訊號示意圖。
根據另一個實施例，可藉由外部控制訊號312以致能圖4繪示的冗餘控制器400以選擇未使用過的冗餘元件胞(例如圖1繪示的106B)以取代受損的先前啟用以取代正規元件胞陣列中的受損元件胞的冗餘元件胞(例如圖1繪示的106A)。具體而言，當外部熔絲控制電路304與冗餘控制單元302接收到的外部控制訊號312的電壓準位為高電壓準位(亦即邏輯“1”)時，外部熔絲控制電路304與冗餘控制單元302會致能位址比較器308，位址比較器308則會比較位址訊號(a0與a1)是否符合熔絲電路306所儲存的位址並於終端Q產生輸出訊號以指出位址訊號是否符合先前所儲存的位址。圖4C繪示當外部控制訊號312致能未使用過的冗餘控制器400時，冗餘控制器400的訊號示意圖。
根據又另一個實施例，圖1、2、3A~3C以及4A~4C所繪示的冗餘控制器可應用於三維積體電路(3D ICs)，例如3D記憶體晶粒，以修復在製造的過程中或是製造完成之後受損的記憶體單元。在3D ICs之中，兩層或更多層的主動電子部件是以垂直與水平的方式整合為三維架構的。例如，可將電子部件建構於多個晶粒，這些晶粒是個別製造出來的且利用“晶粒堆疊”程序對準與結合在一起。在晶粒堆疊的程序中，可將穿矽孔(TSV)、熔絲、重佈層(RDL)連接線、微凸塊(Micro-bump)沿垂直與水平的方向穿過多個層設置在晶粒上以提供層與層的連結。
圖5繪示依據一實施例的具有三層結構的3D IC500。積體電路500包括整合在三層結構中的4個晶粒501、502、503以及504。晶粒501~504可具有不同或相似的內部架構。3D IC500更包括多個訊號接收器，例如訊號接收器505、506、507以及508，訊號接收器505~508可傳輸訊號至晶粒501、502、503以及504。訊號接收器可與晶粒在同層作連結或於不同層中作連結。
如圖5所繪示，晶粒502被選定為從屬晶粒。晶粒502包括與圖1、2、3A以及4A中所繪示的電路元件相似的電路元件，例如多個冗餘控制器509(在此只繪示一個冗餘控制器僅為方便說明，本揭露不限於此)、正規元件胞陣列510、位址解碼器511、冗餘位址解碼器512以及多個冗餘元件胞513。冗餘控制器509與圖3A以及4A所繪示的冗餘控制器相似。
晶粒504被選定為主晶粒。晶粒504包括訊號產生器514。訊號產生器514一般對應於與圖1、2、3A以及4A中所繪示的外部控制電路。訊號產生器514用以藉由外部控制訊號以控制冗餘控制器。
訊號接收器507與508設置於主晶粒504與從屬晶粒502之間以傳輸訊號及資料，例如用以控制冗餘控制器509的外部控制訊號與位址訊號515。
在製造從屬晶粒502的過程中，由於微粒污染、製程變異或其他因素，正規元件胞陣列510中的電路元件胞可能會失效或受損。在從屬晶粒502製造完成後與執行晶粒堆疊的程序之前的這段時間，從屬晶粒502會經過多樣的電性測試以判斷其中的部件是否運作正常。電性測試可由上述的測試系統執行。當發現正規元件胞陣列510中的受損電路元件胞時，測試系統會選擇冗餘元件胞513及相對應的冗餘控制器509，並儲存受損電路元件胞的位址於被選擇的冗餘控制器509中的熔絲電路，如同圖3A以及4A中所描述的過程。
另外，測試系統使控制訊號產生器514產生適當的外部控制訊號以啟用冗餘元件胞513以及其相關聯的冗餘控制器509以取代在正規元件胞陣列中的受損元件胞，正規元件胞陣列中的受損元件胞可參照圖1、2、3A~3C以及4A~4C。因此，控制訊號產生器514會產生並傳送適當的控制訊號通過訊號接收器507至冗餘控制器509以啟用相對應的冗餘元件胞513以取代正規元件胞陣列510中的受損元件胞。
為了啟用所選擇的冗餘元件胞513，測試系統會使所選擇的冗餘控制器509中的外部控制熔絲例如圖3A中的F0 保持連接，以指出正在使用這些冗餘控制器。反之，測試系統會燒斷或斷開所有未選擇的冗餘控制器509中的外部控制熔絲，例如圖4A中的F0 ，以指出並未使用過這些冗餘控制器。因此，會把外部控制熔絲的狀態當作標記或指示器以表示相關聯的冗餘控制器509的狀態是正在使用中或未被使用。而且，測試系統會將受損元件胞的位址儲存於已選擇的冗餘控制器509中的熔絲電路。
圖6繪示依據本揭露其中一實施例的程序600。程序600用以在執行晶粒堆疊的程序之前修復圖5中的正規元件胞陣列510。如圖6所示，在步驟602中製造從屬晶粒502。在步驟604中，藉由測試系統測試從屬晶粒502以判斷在正規元件胞陣列510中是否有受損的元件胞，且測試系統會識別出受損的元件胞以及其位址。在步驟606中，測試系統選擇冗餘元件胞513及其相關聯的冗餘控制器509以取代在正規元件胞陣列中的受損元件胞。在步驟608中，測試系統會使所選擇的冗餘控制器509中的外部控制熔絲保持連接，以指出這些冗餘控制器以及相對應的冗餘元件胞已被用來取代正規元件胞陣列中的受損元件胞。在步驟610中，測試系統會將受損元件胞的位址設定並儲存於所選擇的冗餘控制器509中的熔絲電路，如同上述關於圖3A以及4A的討論。
在步驟612中，測試系統會斷開所有未選擇的冗餘控制器509中的外部控制熔絲，以指出並未使用過這些冗餘控制器以及其相關聯的冗餘單元。可藉由多樣的技術以斷開外部控制熔絲。例如，當外部控制熔絲為雷射熔絲時，測試系統會藉由雷射技術以控制雷射的射向以燒斷外部控制熔絲。另外，當外部控制熔絲為金屬熔絲或多晶矽熔絲時，測試系統會藉由電子技術以產生高電流或電壓以燒斷或斷開外部控制熔絲。外部控制熔絲可為可程式化唯讀裝置(Programmable read-only devices)或一次性可程式元件(One-time programmable devices)，其可由測試系統執行程式以使其從外部電路斷開。在閱讀本揭露後，亦可應用其他習知技術於其它實施例中的外部控制熔絲，以上所述之技術並不能限制本揭露。
參考圖5，將從屬晶粒502與主晶粒504製造完成以及測試完成，且根據上述的程序將在正規元件胞陣列510中的所有受損的元件胞以冗餘元件胞取代後，將從屬晶粒502與主晶粒504及其他晶粒501與503作堆疊以形成3D IC500。結束晶粒堆疊的程序後，藉由測試系統再一次對已產生的3D IC500執行測試。這是因為晶粒堆疊的程序會對先前啟用以取代正規元件胞陣列中的受損元件胞的冗餘元件胞513造成受損。在發現先前啟用的冗餘元件胞中有損壞時，測試系統會啟用未使用過的冗餘元件胞513及相對應的冗餘控制器509以取代受損的冗餘元件胞。
圖7繪示依據本揭露其中一實施例的程序700。程序700用以在完成晶粒堆疊的程序之後修復圖5中的3D IC500。如圖7所示，在步驟702中，執行晶粒堆疊的程序以將3D IC500中的晶粒501~504連接在一起。在其中亦會將晶粒501~504與接收裝置，例如裝置507~508，作適當的連接以傳送控制訊號與資料。
在步驟704中，在完成執行晶粒堆疊的程序後，藉由測試系統再一次對堆疊之後的3D IC500執行測試以偵測正規元件胞與先前啟用的冗餘元件胞是否有損壞。為了將使用過的的冗餘元件胞與未使用過的的冗餘元件胞作出區別，測試系統會藉由讀取從訊號接收器507接收的訊號以確認冗餘控制器509中的外部控制熔絲的狀態。若外部控制熔絲是連接的，測試系統會將相對應的冗餘控制器509及冗餘元件胞513判斷為在晶粒堆疊程序前已使用過以取代受損元件胞。因此，使用過的冗餘元件胞不能再被使用。另外，若先前使用過的冗餘元件胞受損，會將未使用過的冗餘元件胞取代之。因此，測試系統識別出儲存於與受損的冗餘單元相關聯的冗餘控制器之中的位址。
在步驟706中，測試系統選擇未使用過且未受損的冗餘元件胞，以取代受損的冗餘元件胞以及在執行晶粒堆疊程序之後失效的新偵測到的正規元件胞。在此，測試系統再一次確認冗餘控制器中的外部控制熔絲的狀態，其步驟如同上述。具體而言，斷開的外部控制熔絲指出其相關聯的冗餘控制器與相關聯的冗餘元件胞還未被使用。若與斷開的外部控制熔絲相關聯的冗餘元件胞未受損，則可用來取代受損的冗餘元件胞。在選擇出未使用過的冗餘元件胞後，測試系統設定並儲存在步驟704所識別出的位址於未使用的冗餘控制器中的熔絲電路。
當已將正規陣列510與冗餘元件胞513中的全部的受損元件胞作正確的修復後，測試系統設置在主晶粒504中的控制訊號產生器514以產生控制訊號並傳送控制訊號至從屬晶粒502，以使得外部電路可正確存取正規陣列510與冗餘元件胞513。當控制訊號產生器514從嘗試存取正規陣列510中的電路元件胞的外部電路接收到位址訊號515時，控制訊號產生器514會產生控制訊號，並通過訊號接收器507傳送控制訊號至冗餘控制器509。此控制訊號會失能或是致能各個冗餘控制器509，如同關於圖1、2、3A~3C以及4A~4C的描述。通過訊號接收器507而傳輸的控制訊號相似於圖1繪示的外部控制訊號118A~118D、圖2繪示的外部控制訊號238以及圖3與圖4所繪示的外部控制訊號312。
圖8為圖5所繪示的控制訊號產生器514之範例示意圖。控制訊號產生器514通過終端PreB 接收時脈訊號以及通過終端a0 與a1 接收位址訊號，並產生控制訊號。而控制訊號將會通過訊號接收器507傳送至從屬晶粒502。
控制訊號產生器514包括熔絲組802。熔絲組802具有多個相似於圖3所繪示的NF1 ~NF4 的熔絲。可藉由上述的測試系統設置熔絲組802，藉由將溶絲燒斷或斷開，以將受損元件胞之位址儲存在圖5所繪示的正規陣列510。在電性測試的過程中，測試系統發現到上述的受損元件胞，並藉由選擇性地燒斷或斷開熔絲組802中的熔絲，以將受損元件胞的位址儲存於熔絲組802。因此，若從終端a0 與a1 接收的位址訊號，其載有的位址資料與熔絲組802所儲存的位址符合，則控制訊號產生器514會產生控制訊號，並通過訊號接收器507將控制訊號傳送至從屬晶粒502。
控制訊號產生器514更包括熔絲偵測器804。熔絲偵測器804可偵測個別外部控制熔絲的狀態，例如圖3A繪示的熔絲F0 ，且可控制如圖5所繪示，輸出至從屬晶粒502的控制訊號之邏輯。例如，熔絲偵測器804可為可程式化裝置或韌體裝置。測試系統設置熔絲偵測器804以提供此處所述之邏輯。特別的是，熔絲偵測器804可從冗餘控制器例如圖5繪示之冗餘控制器509，通過訊號接收器507接收指示訊號。熔絲偵測器804隨後依據此指示訊號判斷相對應的外部控制熔絲的狀態。例如，若指示訊號為邏輯“1”，表示相對應的外部控制熔絲並未被燒斷或斷開，熔絲偵測器804會輸出邏輯“1”。否則，熔絲偵測器804會輸出邏輯“0”以指出相對應的外部控制熔絲已被燒斷或斷開。
另外，從測試系統傳送過來並於終端preB 與TestF 接收的訊號會設定控制訊號產生器514至測試模式或訊號產生模式。在測試模式中，測試系統將基於熔絲偵測器804的輸出所產生的訊號enF 0 與enF 0 B ，用來判斷冗餘控制器中的外部控制熔絲是否被燒斷。當設定控制訊號產生器514至訊號產生模式時，控制訊號產生器514則會將訊號enF 0 與enF 0 B 用來控制輸出至從屬晶粒502的控制訊號之邏輯。
若測試系統依據從熔絲偵測器804接收的訊號而判斷出外部控制熔絲為連接，這指出在先前已使用過相對應的冗餘元件胞以取代正規陣列中的受損元件胞，且若測試系統判斷出相對應的冗餘元件胞為受損，則測試系統會設置熔絲偵測器804以對輸出至從屬晶粒502的控制訊號之邏輯反相後再輸出，因此會失能對應於受損的冗餘元件胞的冗餘控制器。
雖然本揭露已以實施例揭露如上，然其並非用來限定本揭露，任何所屬技術領域中具有通常知識者，在不脫離本揭露之精神和範圍內，當可作些許之更動與潤飾，故本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100、200．．．冗餘控制電路
102、202．．．積體電路
104．．．正規元件胞陣列
104A~104D．．．正規元件胞
106、106A~106D．．．冗餘元件胞
108．．．位址解碼器
110．．．冗餘位址解碼器
112．．．位址訊號
114、114A~114D．．．冗餘元件胞控制器
116、242．．．或邏輯運算器
118、118A~118D．．．外部控制訊號
204．．．二維元件胞陣列
204A．．．行
204B．．．列
204C．．．二維元件胞陣列中的元件胞
206．．．行解碼器
208．．．列解碼器
210、210A、210B．．．冗餘行
212．．．冗餘列
214．．．冗餘行解碼器
216．．．冗餘列解碼器
218．．．行位址訊號
220．．．列位址訊號
222A、222B．．．冗餘行控制器
224A、224B．．．冗餘列控制器
226A、226B．．．行熔絲單元
228A、228B．．．行位址比較器
230A、230B．．．外部熔絲控制電路
232A、232B．．．冗餘行控制單元
234A、234B．．．外部控制熔絲
236A、236B．．．接收裝置
238．．．外部控制訊號
240A、240B．．．行位址
300．．．冗餘控制器
302．．．冗餘控制單元
304．．．外部熔絲控制電路
306．．．熔絲電路
308．．．位址比較器
310．．．接收裝置
312．．．外部控制訊號
300、400、509．．．冗餘控制器
501~504．．．晶粒
505~508．．．訊號接收器
510．．．正規元件胞陣列
511．．．位址解碼器
512．．．冗餘位址解碼器
513．．．冗餘元件胞
514．．．訊號產生器
515．．．位址訊號
600、700．．．程序
602、604、606、608、610、612、702、704、706．．．步驟
802．．．熔絲組
804．．．熔絲偵測器
a0 、a1 、pre B、Q、TestF ．．．終端
enF 0 、enF 0 B ‧‧‧訊號
F0 ‧‧‧外部控制熔絲
F1 ~F4 ‧‧‧熔絲
I1 ~I3 ‧‧‧反相器
N1~N5、NF1~NF4、P1 、P2 、Ps ‧‧‧電晶體
Ns ‧‧‧偏壓電晶體
PreB d ‧‧‧延遲訊號
VDD‧‧‧電源電壓
圖1繪示依據本揭露一實施例之用以修復包括一維元件胞陣列的積體電路的電路方塊圖。
圖2繪示依據本揭露另一實施例的用以修復包括二維元件胞陣列的積體電路的電路方塊圖。
圖3A繪示依據本揭露實施例圖1與圖2中的冗餘控制器的電路示意圖。
圖3B繪示當外部控制訊號啟用圖3A繪示的冗餘控制器以選擇冗餘元件胞時，冗餘控制器的訊號示意圖。
圖3C繪示當外部控制訊號失能圖3A繪示的冗餘元件胞控制器使其可由另一個冗餘控制電路取代時的訊號示意圖。
圖4A繪示依據本揭露一實施例的另一個冗餘控制器的電路示意圖。
圖4B繪示當外部控制訊號失能圖4A繪示的冗餘控制器時，冗餘控制器的訊號示意圖。
圖4C繪示當外部控制訊號致能未使用過的冗餘控制器時，冗餘控制器的訊號示意圖。
圖5繪示依據本揭露一實施例的包括堆疊在一起的主晶粒與從屬晶粒的三維積體電路。
圖6繪示依據本揭露其中一實施例的用以修復積體電路的程序之流程圖。
圖7繪示依據本揭露其中一實施例的用以修復積體電路的程序之流程圖。
圖8為依據圖5所繪示之控制訊號產生器的功能方塊圖。
200．．．冗餘控制電路
202．．．積體電路
204．．．二維元件胞陣列
204A．．．行
204B．．．列
204C．．．二維元件胞陣列中的元件胞
206．．．行解碼器
208．．．列解碼器
210、210A、210B．．．冗餘行
212．．．冗餘列
214．．．冗餘行解碼器
216．．．冗餘列解碼器
218．．．行位址訊號
220．．．列位址訊號
222A、222B．．．冗餘行控制器
224A、224B．．．冗餘列控制器
226A、226B．．．行熔絲單元
228A、228B．．．行位址比較器
230A、230B．．．外部熔絲控制電路
232A、232B．．．冗餘行控制單元
234A、234B．．．外部控制熔絲
236A、236B．．．接收裝置
238．．．外部控制訊號
240A、240B．．．行位址

Claims (26)

  1. 一種修復積體電路的方法，包括：製造一第一電路，該第一電路包括多個正規單元與多個冗餘單元，並藉由一位址以識別出每個正規單元；對該第一電路執行一第一測試以判斷是否存在一受損正規單元；若存在該受損正規單元，則啟用該些冗餘單元中的至少一第一冗餘單元以取代該受損正規單元，並藉由該受損正規單元的位址以識別出該至少一第一冗餘單元；若該至少一第一冗餘單元存在，對該第一電路執行一第二測試以判斷該至少一第一冗餘單元是否受損；以及啟用該些冗餘單元中的至少一第二冗餘單元以取代受損的該至少一第一冗餘單元，並藉由該受損正規單元的位址以識別出該至少一第二冗餘單元。
  2. 如申請專利範圍第1項所述之修復積體電路的方法，更包括：在執行該第一測試後以及執行該第二測試前，將該第一電路併入一第二電路，該第二電路包括至少一主電路及一從屬電路，並將該第一電路設置於該從屬電路。
  3. 如申請專利範圍第2項所述之修復積體電路的方法，更包括：將該第一電路併入該第二電路前，將該第一冗餘單元標示為使用過以及將該第二冗餘單元標記為未使用過；以及 設置一接收裝置於該第一電路中以接收一外部控制訊號以控制該第一冗餘單元與該第二冗餘單元。
  4. 如申請專利範圍第3項所述之修復積體電路的方法，更包括藉由該從屬電路通過該接收裝置從該主電路接收該外部控制訊號。
  5. 如申請專利範圍第3項所述之修復積體電路的方法，更包括提供一個或多個穿矽孔以作為該接收裝置。
  6. 如申請專利範圍第2項所述之修復積體電路的方法，更包括：設置一熔絲元件於各該第一冗餘單元及各該第二冗餘單元中；以及使用該熔絲元件以標記該第一冗餘單元及該第二冗餘單元為使用過或未使用過。
  7. 如申請專利範圍第6項所述之修復積體電路的方法，更包括：藉由使該第一冗餘單元的該熔絲元件保持連接以標記該第一冗餘單元為使用過。
  8. 如申請專利範圍第6項所述之修復積體電路的方法，更包括：藉由斷開該第二冗餘單元的該熔絲元件以標記該第二冗餘單元為未使用過。
  9. 如申請專利範圍第6項所述之修復積體電路的方法，更包括判斷該第一冗餘單元及該第二冗餘單元的該熔絲元件為斷開或保持連接。
  10. 如申請專利範圍第3項所述之修復積體電路的方法，更包括： 因應該外部控制訊號而失能受損的該第一冗餘單元；以及因應該外部控制訊號而致能該第二冗餘單元。
  11. 如申請專利範圍第3項所述之修復積體電路的方法，其中各冗餘單元皆具有對應的一冗餘單元控制器，該冗餘單元控制器包括一熔絲電路以及一位址比較器，以及啟用該第一冗餘單元以取代該受損正規單元包括：儲存該受損正規單元的位址於對應於該第一冗餘單元的該冗餘單元控制器中的該熔絲電路；因應該外部控制訊號，致能對應於該第一冗餘單元的該冗餘單元控制器中的該位址比較器；接收一位址訊號；藉由對應於該第一冗餘單元的該冗餘單元控制器中的該位址比較器，比較所接收的該位址訊號與前述儲存的位址；以及輸出會指出該位址訊號是否符合前述儲存的位址的結果。
  12. 如申請專利範圍第11項所述之修復積體電路的方法，其中啟用該第二冗餘單元以取代受損的該第一冗餘單元包括：將被受損的該第一冗餘單元取代的該受損正規單元的位址，儲存於對應於該第二冗餘單元的該冗餘單元控制器中的該熔絲電路；因應該外部控制訊號，失能對應於受損的該第一冗餘 單元的該冗餘單元控制器中的該位址比較器；因應該外部控制訊號，致能對應於該第二冗餘單元的該冗餘單元控制器中的該位址比較器；接收該位址訊號；藉由對應於該第二冗餘單元的該冗餘單元控制器中的該位址比較器，比較所接收的該位址訊號與對應於該第二冗餘單元的該冗餘單元控制器中的該熔絲電路所儲存的位址；以及輸出會指出該位址訊號是否符合前述儲存的位址的結果。
  13. 如申請專利範圍第6項所述之修復積體電路的方法，更包括藉由確認該些冗餘單元中的一冗餘單元的該熔絲元件是斷開或保持連接，以判斷該冗餘單元為該第一冗餘單元或該第二冗餘單元。
  14. 如申請專利範圍第13項所述之修復積體電路的方法，更包括：若該熔絲元件為連接，則判斷該冗餘單元為該第一冗餘單元；以及若該熔絲元件為斷開，則判斷該冗餘單元為該第二冗餘單元。
  15. 如申請專利範圍第1項所述之修復積體電路的方法，更包括：在該第二測試中，判斷在該些正規單元中是否存在一額外受損正規單元；以及 若存在該額外受損正規單元，啟用至少一第三冗餘單元以取代該額外受損正規單元。
  16. 如申請專利範圍第1項所述之修復積體電路的方法，其中該些正規單元包括多個電路元件胞；且對該第一電路執行該第一測試以判斷是否存在該受損正規單元，更包括：判斷出在該些正規單元中的受損的一電路元件胞。
  17. 如申請專利範圍第16項所述之修復積體電路的方法，其中該些電路元件胞排列為一維陣列，且各正規單元皆包括該些電路元件胞的其中之一。
  18. 如申請專利範圍第17項所述之修復積體電路的方法，其中該些電路元件胞排列為二維陣列，且各正規單元皆包括該些電路元件胞的行或列的其中之一。
  19. 一種修復積體電路的裝置，包括：多個冗餘控制電路，每個冗餘控制電路與一冗餘單元相關聯，每個冗餘控制電路包括：一接收裝置，用以接收一外部控制訊號；一熔絲元件，用以指出與該些冗餘控制電路相關聯的該冗餘單元是否可用以取代另一個先前已啟用以修復該積體電路的冗餘單元；以及一冗餘控制器，用以因應該外部控制訊號而選擇及啟用相關聯的該冗餘單元以取代該先前已啟用之冗餘單元，若相關聯的該冗餘單元可用以取代該先前已啟用之冗 餘單元，則可藉由相同的位址以識別出相關聯的該冗餘單元與該先前已啟用之冗餘單元。
  20. 如申請專利範圍第19項所述之修復積體電路的裝置，其中該接收裝置包括一穿矽孔。
  21. 如申請專利範圍第19項所述之修復積體電路的裝置，其中：該積體電路具有一三維架構且包括一主電路與一從屬電路，該主電路以一晶粒堆疊程序與該從屬電路結合；前述多個冗餘控制電路是設置於該從屬電路之中；且該接收裝置從該主電路接收該外部控制訊號。
  22. 如申請專利範圍第21項所述之修復積體電路的裝置，其中：若該熔絲元件為連接，則先前已啟用過相關聯的該冗餘單元以修復該積體電路；且該冗餘控制器更可用以因應該外部控制訊號而失能相關聯的該冗餘單元。
  23. 如申請專利範圍第19項所述之修復積體電路的裝置，其中：若該熔絲元件為斷開，則可使用相關聯的該冗餘單元以修復該先前已啟用之冗餘單元；以及若該熔絲元件為連接，則不可使用相關聯的該冗餘單元以修復該先前已啟用之冗餘單元。
  24. 如申請專利範圍第19項所述之修復積體電路的裝置，其中每個該冗餘控制電路更包括： 一熔絲電路，用以儲存被相關聯的該冗餘單元取代的單元的位址；一位址比較器，用以接收一位址訊號，並將該位址訊號與儲存於該熔絲電路的位址作比較，並產生一輸出以指出一比較結果；以及一位址解碼器，用以根據該比較結果存取相關聯的該冗餘單元。
  25. 如申請專利範圍第19項所述之修復積體電路的裝置，其中該積體電路包括排列為一維陣列的多個元件胞，且各該冗餘單元以及各該先前已啟用之冗餘單元包括一冗餘元件胞。
  26. 如申請專利範圍第19項所述之修復積體電路的裝置，其中該積體電路包括排列為二維陣列的多個元件胞，且各該冗餘單元以及各該先前已啟用之冗餘單元包括該些冗餘元件胞的行與列的其中之一。
TW101110775A 2012-02-15 2012-03-28 修復積體電路之方法與裝置 TWI452461B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/397,567 US8683276B2 (en) 2012-02-15 2012-02-15 Apparatus and method for repairing an integrated circuit

Publications (2)

Publication Number Publication Date
TW201333685A TW201333685A (zh) 2013-08-16
TWI452461B true TWI452461B (zh) 2014-09-11

Family

ID=48945897

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101110775A TWI452461B (zh) 2012-02-15 2012-03-28 修復積體電路之方法與裝置

Country Status (2)

Country Link
US (1) US8683276B2 (zh)
TW (1) TWI452461B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140137668A (ko) * 2013-05-23 2014-12-03 삼성전자주식회사 적층된 칩들을 포함하는 반도체 패키지 및 그 제조 방법
KR20170059219A (ko) 2015-11-20 2017-05-30 삼성전자주식회사 메모리 장치, 메모리 시스템 및 메모리 장치의 복구 검증 방법
US10909011B2 (en) * 2018-10-16 2021-02-02 Micron Technology, Inc. Intelligent post-packaging repair
KR20210157862A (ko) * 2020-06-22 2021-12-29 에스케이하이닉스 주식회사 메모리, 메모리 시스템 및 메모리 시스템의 동작 방법
CN117494620A (zh) * 2023-11-16 2024-02-02 海光集成电路设计(北京)有限公司 综合方法、冗余单元的删除方法、装置、设备及存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234164B (en) * 2002-09-27 2005-06-11 Infineon Technologies Ag A method of self-repairing dynamic random access memory
US20090161429A1 (en) * 2007-12-21 2009-06-25 Atmel Corporation Dynamic column redundancy replacement
US20090201752A1 (en) * 2008-02-08 2009-08-13 Elpida Memory, Inc. Semiconductor memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06275094A (ja) 1993-03-23 1994-09-30 Mitsubishi Electric Corp 半導体装置および半導体メモリ装置
US5999463A (en) 1997-07-21 1999-12-07 Samsung Electronics Co., Ltd. Redundancy fuse box and semiconductor device including column redundancy fuse box shared by a plurality of memory blocks
US6154851A (en) 1997-08-05 2000-11-28 Micron Technology, Inc. Memory repair
KR100266665B1 (ko) 1998-02-11 2000-10-02 김영환 반도체 메모리의 퓨즈 리페어회로
US7312109B2 (en) 2002-07-08 2007-12-25 Viciciv, Inc. Methods for fabricating fuse programmable three dimensional integrated circuits
US7509543B2 (en) * 2003-06-17 2009-03-24 Micron Technology, Inc. Circuit and method for error test, recordation, and repair
US7116590B2 (en) 2004-08-23 2006-10-03 Micron Technology, Inc. Memory address repair without enable fuses
KR100689706B1 (ko) 2004-11-01 2007-03-08 삼성전자주식회사 반도체 메모리 장치의 리던던시 회로 및 리페어 방법
US7495977B1 (en) * 2006-03-31 2009-02-24 Cypress Semiconductor Corp. Memory system having high-speed row block and column redundancy
TWI326453B (en) 2007-04-09 2010-06-21 Faraday Tech Corp Built-in redundancy analyzer and method for redundancy analysis
TWI342567B (en) 2007-08-16 2011-05-21 Elite Semiconductor Esmt Selection method of bit line redundancy repair and apparatus performing the same
KR101282967B1 (ko) 2007-09-21 2013-07-08 삼성전자주식회사 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조
KR101373183B1 (ko) 2008-01-15 2014-03-14 삼성전자주식회사 3차원 어레이 구조를 갖는 메모리 장치 및 그것의 리페어방법
KR101608739B1 (ko) 2009-07-14 2016-04-21 삼성전자주식회사 리던던시 회로, 이를 포함하는 반도체 메모리 장치 및 반도체 메모리 장치의 리페어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI234164B (en) * 2002-09-27 2005-06-11 Infineon Technologies Ag A method of self-repairing dynamic random access memory
US20090161429A1 (en) * 2007-12-21 2009-06-25 Atmel Corporation Dynamic column redundancy replacement
US20090201752A1 (en) * 2008-02-08 2009-08-13 Elpida Memory, Inc. Semiconductor memory device

Also Published As

Publication number Publication date
TW201333685A (zh) 2013-08-16
US20130210170A1 (en) 2013-08-15
US8683276B2 (en) 2014-03-25

Similar Documents

Publication Publication Date Title
TWI301273B (en) Redundancy-function-equipped semiconductor memory device made from ecc memory
KR102117633B1 (ko) 셀프 리페어 장치
US6940765B2 (en) Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test
US8996956B2 (en) Semiconductor device including ECC circuit
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
CN109313596B (zh) 一种接口芯片设备及一种共享接口芯片上的校正存储器的方法
CN111312321A (zh) 一种存储器装置及其故障修复方法
US6128241A (en) Repair circuit of semiconductor memory device using anti-fuse
TWI452461B (zh) 修復積體電路之方法與裝置
US8693270B2 (en) Semiconductor apparatus
US20190108893A1 (en) Semiconductor device and operating method thereof
US9472308B1 (en) Semiconductor memory device and test method thereof
US8730743B2 (en) Repair method and integrated circuit using the same
US9847142B2 (en) Semiconductor apparatus and repair method thereof
US9287007B2 (en) Fail address storage circuit, redundancy control circuit, method for storing fail address and method for controlling redundancy
US8059477B2 (en) Redundancy circuit of semiconductor memory
US20050086564A1 (en) Multi-chip module and method for testing
US20160042813A1 (en) Semiconductor memory device and method for testing redundancy word line
US8654597B2 (en) Defective memory cell address storage circuit and redundancy control circuit including the same
CN117198371A (zh) 一种三维芯片、修复方法及电子设备
KR20170030766A (ko) 퓨즈 테스트 모드 검출 장치
US10553303B2 (en) Semiconductor device and operating method thereof
KR101114244B1 (ko) 반도체 메모리 장치
US8717834B2 (en) Programming circuit using antifuse
KR20140071763A (ko) 반도체 메모리 장치 및 그의 구동방법