KR101114244B1 - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR101114244B1
KR101114244B1 KR1020100008771A KR20100008771A KR101114244B1 KR 101114244 B1 KR101114244 B1 KR 101114244B1 KR 1020100008771 A KR1020100008771 A KR 1020100008771A KR 20100008771 A KR20100008771 A KR 20100008771A KR 101114244 B1 KR101114244 B1 KR 101114244B1
Authority
KR
South Korea
Prior art keywords
word lines
address
signal
word line
redundancy word
Prior art date
Application number
KR1020100008771A
Other languages
English (en)
Other versions
KR20110088994A (ko
Inventor
강경필
박병권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100008771A priority Critical patent/KR101114244B1/ko
Publication of KR20110088994A publication Critical patent/KR20110088994A/ko
Application granted granted Critical
Publication of KR101114244B1 publication Critical patent/KR101114244B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

퓨즈의 리페어 효율을 높일 수 있는 반도체 장치가 제공하기 위한 것으로, 본 발명의 일 측면에 따르면, 폴디드 비트라인 구조의 반도체 메모리 장치에 있어서, 다수의 노멀 워드라인; 적어도 2n개의 리던던시 워드라인(n은 자연수); 어드레스를 입력받아 상기 다수의 노멀 워드라인을 선택적으로 활성화시키기 위한 로우 어드레스 디코딩 회로; 및 상기 노멀 워드라인 중 결함이 발생한 2개의 인접한 노멀 워드라인을 2개의 인접한 리던던시 워드라인으로 대체하도록 제어하는 제어부를 구비하며, 상기 제어부는 활성화되는 상기 2개의 인접한 리던던시 워드라인에 연결된 메모리 셀의 해당 비트라인에 대한 상호 배치 방향과 상기 2개의 인접한 노멀 워드라인에 연결된 메모리 셀의 상기 해당 비트라인에 대한 상호 배치 방향이 일치하는지 판단하여, 일치하지 않으면 상기 2개의 리던던시 워드라인에 대응하는 어드레스의 비트 신호를 반전하여 상기 로우 어드레스 디코딩 회로로 제공하는 반도체 메모리 장치가 제공된다.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
본 발명은 반도체 장치에 관한 것으로, 보다 자세하게는 반도체 메모리 장치의 퓨즈회로에 관한 것이다.
통상의 메모리 소자에 있어서, 하나의 칩에는 많은 수의 메모리 셀들이 집적되고 있는데, 이러한 메모리 셀들 중, 어느 하나에라도 결함이 있으면, 해당 메모리 칩은 불량품으로 처리되어 사용할 수 없게 된다. 고집적화에 따라 한정된 크기의 칩에 더 많은 수의 메모리 셀들을 집적시키고 있는 추세에서, 어느 하나의 셀에 불량이 발생된 경우 메모리 칩 전체를 불량품으로 처리한다면, 불량품으로 처리될 메모리 칩의 수는 증가될 것이고, 그로 인해 경제성 있는 반도체 메모리 소자의 생산이 불가능하게 된다.
이러한 문제를 해결하기 위해, 통상의 반도체 메모리 장치는 퓨즈회로외 예비셀을 구비하고 있다. 퓨즈회로는 다수의 퓨즈를 구비하고 있으며, 리페어 공정에서 퓨즈의 블로잉 여부에 따라 결함이 있는 셀을 예비셀로 대체히고 있다. 예비셀과 퓨즈회로는 반도체 제조 공정시에 여분의 공간에 형성된다. 리페어 공정에서는 불량으로 판정된 메모리 셀을 예비셀로 대체하기 위해 리페어 동작을 수행한다.
퓨즈에는 물리적 퓨즈와 전기적퓨즈를 포함한다. 물리적 퓨즈를 이용하는 방법은 반도체 공정이 완료된 웨이퍼 상태에서 레이저 빔을 퓨즈에 조사하여 퓨즈를 선택적으로 끊어버리는 방식으로 리페어 공정을 진행한다. 물리적 퓨즈의 단점은 반도체 메모리 장치가 패키지(Package)로 제작되기 전단계인 웨이퍼 상태에서만 리페어 공정이 가능하다는 것이다.
이를 해결하기 위해 사용하는 것이 전기적 퓨즈이다. 패키지 상태에서 프로그래밍이 가능한 퓨즈를 전기적 방식의 퓨즈(Electrical Fuse)라고 통칭하는데, 이는 전기적으로 퓨즈의 연결상태를 변화시켜서 프로그래밍을 할 수 있다는 것을 의미한다. 전기적 방식의 퓨즈는 오픈상태(open)를 쇼트상태(short)로 변화시키는 안티 타입 퓨즈(Anti-type fuse)와 쇼트상태를 오픈상태로 변화시키는 블로잉 타입 퓨즈(Blowing-type fuse)의 형태로 다시 분류할 수 있다.
본 발명은 퓨즈의 리페어 효율을 높일 수 있는 반도체 장치를 제공한다.
본 발명의 일 측면에 따르면, 폴디드 비트라인 구조의 반도체 메모리 장치에 있어서, 다수의 노멀 워드라인; 적어도 2n개의 리던던시 워드라인(n은 자연수); 어드레스를 입력받아 상기 다수의 노멀 워드라인을 선택적으로 활성화시키기 위한 로우 어드레스 디코딩 회로; 및 상기 노멀 워드라인 중 결함이 발생한 2개의 인접한 노멀 워드라인을 2개의 인접한 리던던시 워드라인으로 대체하도록 제어하는 제어부를 구비하며, 상기 제어부는 활성화되는 상기 2개의 인접한 리던던시 워드라인에 연결된 메모리 셀의 해당 비트라인에 대한 상호 배치 방향과 상기 2개의 인접한 노멀 워드라인에 연결된 메모리 셀의 상기 해당 비트라인에 대한 상호 배치 방향이 일치하는지 판단하여, 일치하지 않으면 상기 2개의 리던던시 워드라인에 대응하는 어드레스의 비트 신호를 반전하여 상기 로우 어드레스 디코딩 회로로 제공하는 반도체 메모리 장치가 제공된다.
바람직하게, 상기 제어부는, 리페어 퓨즈를 구비하며, 어드레스를 입력받아 리페어 대상 어드레스를 프로그래밍하기 위한 퓨즈회로부; 상기 퓨즈회로부의 출력에 응답하여 리던던시 워드라인 중 어떤 리던던시 워드라인이 노멀 워드라인을 대체할지를 선택하는 리던던시 워드라인 활성화신호를 출력하는 신호조합부; 상기 리던던시 워드라인 활성화신호에 의해 활성화되는 리던던시 워드라인으로 대체되는 노멀 워드라인의 어드레스가 상기 퓨즈회로부에 프로그래밍된 어드레스와 동일한지를 판별하는 어드레스 판별부; 및 상기 어드레스 판별부에 의해 판별되는 결과에 대응하여, 상기 로우 어드레스 디코더에서 디코딩되는 로우 어드레스 중 상기 2개의 인접한 리던던시 워드라인을 활성화시키는데 대응하는 어드레스의 비트 신호를 반전하여 전달하거나, 디코딩한 리페어 어드레스를 그대로 전달하는 어드레스 신호 전달부를 포함한다.
삭제
본 발명에 의한 반도체 메모리 장치는 하나의 퓨즈를 이용하여 2개의 워드라인을 대체하기 때문에, 대체 효율을 높일 수 있다.
도1은 본 발명을 설명하기 위해 반도체 메모리 장치의 퓨즈회로를 나타내는 블럭도.
도2는 본 발명의 실시예에 따른 반도체 메모리 장치를 나타내는 회로도.
도3은 도2의 도시된 반도체 메모리 장치의 퓨즈회로에 의해 대체되는 워드라인을 나타내는 도면.
도4 내지 도7은 도2에 본 실시예에 따른 반도체 메모리 장치의 내부블럭을 나타내는 블럭도.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도1은 본 발명을 설명하기 위해 반도체 메모리 장치의 퓨즈회로부를 나타내는 블럭도이다.
도1을 참조하여 살펴보면, 퓨즈회로부는 다수의 퓨즈회로(10_1~10_n)와, 신호조합부(20)를 포함한다. 퓨즈회로(예를 들어 10_1)는 어드레스 신호(F<0>)를 입력받아 구비된 퓨즈의 블로잉여부에 따라 히트신호(HITB<0>)를 생성한다. 신호조합부(20)는 각 퓨즈회로(10_1~10_n)에서 출력되는 히트신호(HITB<0>)를 입력받아 디코딩하여 셀어레이에 있는 결함이 있는 워드라인 대신에 대체된 리던던시 워드라인이 억세스될 수 있는 신호인 리페어 신호(RAX2<0:1>)를 생성한다.
이를 보다 자세히 살펴보면, 퓨즈를 구비하는 반도체 메모리 장치의 퓨즈회로는 외부에서 인가된 로우어드레스 정보와 퓨즈 회로에 저장된 결함이 있는 어드레스 정보가 서로 일치할 때에 퓨즈신호(HITB<0>~<N-1>)를 활성화시켜 출력한다. 신호조합부(20)는 퓨즈신호(HITB<0>~<N-1>)를 조합하여 셀어레이에 있는 결함이 있는 워드라인 대신에 대체된 리던던시 워드라인이 억세스될 수 있는 신호인 리페어 신호(RAX2<0:1>)를 생성한다.
기존에는 한 퓨즈 세트당 4개의 리던던시 워드라인이 4개의 노멀 워드라인을 대치하는 방식이였다. 즉, 어느 임의의 노멀 워드라인에 결함이 발생하면, 그 워드라인을 포함하는 4개의 워드라인을 리던던시 워드라인이 대체하는 것이다.
여기서 퓨즈 세트라는 것은 입력된 어드레스를 감지하여 리페어된 어드레스인지 비교하기 위한 단위를 말한다. 예를 들어 12비트의 어드레스 신호인경우 4개의 워드라인을 대체하는 방식에서는 10비트의 어드레스 신호를 비교하여 리페어된 어드레스인지 판단하게 되는데, 이를 위해 10개의 퓨즈가 필요하며, 10개의 퓨즈를 하나의 퓨즈 세트라고 한다. 만약 각 퓨즈회로에 하나씩 퓨즈를 구비하고 있다면, 10개의 퓨즈회로가 하나의 어드레스를 감지하는데 필요한 것이다.
전술한 바와 같이, 4개의 워드라인을 4개의 리던던시 워드라인으로 대체하는 방법을 사용하다보니, 리페어 되는 워드라인을 사용하는 데 비효율적인 면이 생긴다.
이를 해결하기 위해서 본 발명에서는 2개의 워드라인을 리던던시 워드라인으로 대체하는 리페어 방법을 사용하는 반도체 메모리 장치를 제안한다. 하나의 퓨즈세트를 통해 2개의 워드라인을 리던던시 워드라인으로 대치하게 되면, 폴라러티(polarity) 문제가 생길 수 있다. 폴라러디 문제는 노멀한 리드동작과 라이트 동작에는 문제가 생기지 않지만, 테스트 동작에서는 문제가 생길 여지가 있다. 본 발명에서는 면적이나 라인 수를 크게 늘리지 않고, 이 폴라러티 문제를 해결할 수 있는 새로운 메모리 장치를 제안한다.
도2는 본 발명의 실시예에 따른 반도체 메모리 장치를 나타내는 회로도이다.도4 내지 도5는 도2에 본 실시예에 따른 반도체 메모리 장치의 퓨즈제어회로를 나타내는 블럭도이다.
도2를 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 다수의 제1 퓨즈회로(110_1~10_n)와 제2 퓨즈회로(120_1~120_n)와, 신호조합부(200)를 포함한다. 제1 퓨즈회로(110_1~10_n)와 제2 퓨즈회로(120_1~120_n)는 폴라리티 정보에 맞게 구분되어서 리페어 어드레스를 저장하고 있다. 예를 들어 제1 퓨즈회로(110_1~10_n)는 어드레스가 짝수인 워드라인에 대응하는 리페어 어드레스를 저장하고 있으며, 제2 퓨즈회로(120_1~120_n)는 어드레스가 홀수인 워드라인에 대응하는 리페어 어드레스를 저장하고 있다. 신호조합부(200)는 제1 퓨즈회로(110_1~10_n)와 제2 퓨즈회로(120_1~120_n)에서 출력되는 신호를 조합하여 리페어 신호(RAX12<0:3>)를 출력한다. 리페어 신호(RAX12<0:3>)는 각각 리페어 워드라인(RWL<0:1>), RWL<2:3>, RWL<4:5>, RWL<6:7>)들을 대치시켜주는 역활을 한다.
제1 퓨즈회로(110_1~10_n)는 짝수번재 노멀 워드라인을 짝수번째 리던던시 워드라인으로 대체하기 위한 리페어 어드레스를 저장하고, 제2 퓨즈회로(120_1~120_n)는 짝수번째 노멀 워드라인을 홀수번째 리던던시 워드라인으로 대체하기 위한 리페어 어드레스를 저장한다.
도3은 도2의 도시된 반도체 메모리 장치의 퓨즈회로에 의해 대체되는 워드라인을 나타내는 도면이다. 특히, 전술한 폴라러티 문제를 표현한 도면이다. 기존에 4개의 워드라인을 리던던시 워드라인으로 대치하는 방식은 도시된 바와 같이, 아래의 4개의 리던던시 워드라인이 동시에 대치된다.(기존방식 4SWL 대치 참조)
본 실시예에 따른 반도체 메모리 장치는 2개의 워드라인을 2개의 리던던시 워드라인이 대치된다. 2개가 동시에 대치되는 경우, 도시된 바와 같이 노멀 메모리 셀 위치가 리던던시 메모리 셀위치와 상이하게 되는 문제도 발생할 수 있어서 폴라리티 문제가 발생할 수 있다.
폴라리티 문제는 위와 같이 문제가 발생한 워드라인에 연결된 노멀 메모리 셀과 리던더시 워드라인에 연결된 예비셀의 위치가 서로 일치하지 않으면, 발생한다. 폴라리티 문제는 노멀한 리드 동작과 라이트 동작시에는 발생하지 않지만, 테스트시에 발생된다. 예를 들면 BL 쪽 메모리 셀를 테스트하기 위해 스트레스를 주고 싶은데, 리페어 공정에서 대체된 리던던시 워드라인에는 BLB 라인의 메모리 셀이 스트레스가 가해지는 등 테스트시에 문제가 발생할 소지가 있다.
도4는 이런 폴라리티 문제를 해결하기 위해 본 발명에서 새롭게 제안한 블록을 도시한 도면이다.
도4에는 신호조합부(200)와, 어드레스 엔코딩부(300)와, 어드레스 판별부(400)를 포함한다.
신호조합부(200)는 도2에 도시된 것을 다시 도시한 것이며, 제1 퓨즈회로(110_1~10_n)와 제2 퓨즈회로(120_1~120_n)에서 출력되는 신호를 조합하여 리페어 신호(RAX12<0:3>)를 출력한다. 어드레스 엔코딩부(300)는 리페어 신호(RAX12<2>, RAX12<3>)를 엔코딩하여 엔코딩신호(RAX1)를 만든다. 여기서 엔코딩신호(RAX1)는 리던던시 어드레스(Red. Address <1>)를 나타낸다.
그후에 어드레스 판별부(400)는 엔코딩신호(RAX1)와 내부어드레스 신호(NAX<1>)를 받아서 판별신호(INV)를 출력한다. 내부어드레스 신호(NAX<1>)는 노멀 어드레스를 나타내고, 어드레스 판별부(400)는 입력된 두 신호를 XOR 로직게이트를 이용하여 처리한다. 내부어드레스 신호(NAX<1>)는 폴라리티 차이 정보를 포함하고 있다. 내부어드레스 신호(NAX<1>)와 엔코딩신호(RAX1)가 같은 레벨인 경우에는 폴라리티 문제가 생기지 않지만, 서로 다른 레벨인 경우에는 폴라리티 문제가 발생한다. 그래서 어드레스 판별부(400)의 XOR 로직게이트는 엔코딩신호(RAX1)와 내부어드레스 신호(NAX<1>)를 입력받아 서로 다른 레벨인 경우에는 판별신호(INV)를 하이레벨로 활성화시킨다.
도5에는 어드레스 판별부(400)의 내부 회로 및 진리표를 나타낸 것이다.
도5에 도시된 어드레스 판별부(400)는 전술한 바와 같이, XOR 로직게이트를 구현한 것이며, 활성화신호(NXE)를 입력받아 판별신호(INV)가 출력되도록 구현되어 있다. 활성화신호(NXE)는 노멀 어드레스가 억세스되는 노멀 동작일 때, 하이레벨로 입력되어 판별신호(INV)를 로우레벨로 고정시키도록 하는 신호이다. 도5의 진리표는 엔코딩신호(RAX1)와 내부어드레스 신호(NAX<1>)를 입력받아 생성되는 판별신호(INV)의 레벨이 도시되어 있다.
도6은 본 실시예에 따른 어드레스 신호 전달부(500)를 도시한 것이다.
어드레스 신호 전달부(500)는 판별신호(INV)의 레벨에 응답하여, 입력신호(LAX<0:1>)를 입력받아 출력신호(BAX<0:1>)를 출력한다. 출력신호(BAX<0:1>)는 짝수번째 워드라인을 활성화할 지 홀수번째 워드라인을 활성화할 지 결정하는 신호이다.폴라리티 문제가 없는 경우 판별신호(INV)가 로우레벨이기 때문에 입력신호(LAX<0>)는 출력신호(BAX<0>)로 출력되고, 입력신호(LAX<1>) 출력신호(BAX<1>)로 출력된다. 폴라리티 문제가 없는 경우에는 판별신호(INV)가 하이레벨이기 때문에 입력신호(LAX<0>)는 출력신호(BAX<1>)로 출력되고, 입력신호(LAX<1>) 출력신호(BAX<0>)로 출력된다. 따라서, 판별신호(INV)에 따라서, 짝수번째 워드라인을 활성화할 지 홀수번째 워드라인을 활성화할 지를 선택적으로 정할 수 있기 때문에, 폴라리티 문제를 해결할 수 있다.
도7은 도4 내지 도6에 도시된 블럭을 하나의 도면에 표시한 것이다.
도7에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 퓨즈 회로부(110), 신호조합부(200), 엔코딩부(300), 어드레스 판별부(400), 어드레스 신호 전달부(500), 로우 어드레스 디코더(600)를 포함한다. 퓨즈 회로부(110)는 입력된 어드레스가 레페어된 어드레스인지를 판단한다. 신호조합부(200)는 퓨즈 회로부(110)에서 출력되는 신호에 따라 어떤 리던던시 워드라인을 사용하지의 신호를 출력한다. 로우 어드레스 디코더(600)는 어드레스를 입력받아 상기 노멀 워드라인을 활성화시키기 위한 것이다.
여기서 어드레스 판별부(400)에 입력되는 입력신호는 반도체 메모리 장치의 외부에서 입력되는 로우 어드레스가 내부의 전달회로를 지나 뱅크로 입력되는 것을 나타내는 신호이다. 어레스신호 전달부(500)는 로우 어드레스가 프리디코딩되어 만들어지니 신호이다.
엔코딩부(300)는 리던던시 워드라인중 어떤 워드라인이 대체되는지를 감지하기 위한 것이며, 어드레스 판별부는 입력된 로우 어드레스와 엔코딩부에서 제공되는 신호를 판단하여 같은 신호이면, 판별신호(INV)를 활성화시키고, 다른 신호라면, 비활성화시키기 위한 것이다. 또한, 어드레스 신호 전달부(500)는 판별신호(INV)의 활성화여부에 따라서, 입력신호(LAX<0>,LAX<1>)를 입력받아 출력신호(BAX<0>,BAX<1>)로 출력할 지, 출력신호(BAX<1>,BAX<0>)로 출력할 지를 정하기 위한 것이다.
로우 어드레스 디코더(600)는 어드레스 신호 전달부(500)에서 제공되는 신호를 입력받아 노멀 워드라인 또는 리던던시 워드라인를 활성화하기 위한 디코딩 신호를 출력한다.
지금까지 살펴본 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 2개의 리던던시 워드라인을 하나의 퓨즈 세트를 이용하여 대체시킴으로서, 리페어 공정시 효율성을 높일 수 있다. 또한, 2개의 리던던시 워드라인을 대체함으로서 발생할 수 있는 폴라리티 문제는 도4 내지 도7에 도시된 블럭을 구비함으로서 해결할 수 있다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다. 그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
110_1 ~110_n: 퓨즈회로 200: 신호조합부
300: 엔코딩부 400: 어드레스 판별부
500: 어드레스 신호 전달부

Claims (2)

  1. 폴디드 비트라인 구조의 반도체 메모리 장치에 있어서,
    다수의 노멀 워드라인;
    적어도 2n개의 리던던시 워드라인(n은 자연수);
    어드레스를 입력받아 상기 다수의 노멀 워드라인을 선택적으로 활성화시키기 위한 로우 어드레스 디코딩 회로; 및
    상기 노멀 워드라인 중 결함이 발생한 2개의 인접한 노멀 워드라인을 2개의 인접한 리던던시 워드라인으로 대체하도록 제어하는 제어부를 구비하며,
    상기 제어부는 활성화되는 상기 2개의 인접한 리던던시 워드라인에 연결된 메모리 셀의 해당 비트라인에 대한 상호 배치 방향과 상기 2개의 인접한 노멀 워드라인에 연결된 메모리 셀의 상기 해당 비트라인에 대한 상호 배치 방향이 일치하는지 판단하여, 일치하지 않으면 상기 2개의 리던던시 워드라인에 대응하는 어드레스의 비트 신호를 반전하여 상기 로우 어드레스 디코딩 회로로 제공하는 반도체 메모리 장치.
  2. 청구항 2은(는) 설정등록료 납부시 포기되었습니다.
    제 1 항에 있어서,
    상기 제어부는,
    리페어 퓨즈를 구비하며, 어드레스를 입력받아 리페어 대상 어드레스를 프로그래밍하기 위한 퓨즈회로부;
    상기 퓨즈회로부의 출력에 응답하여 리던던시 워드라인 중 어떤 리던던시 워드라인이 노멀 워드라인을 대체할지를 선택하는 리던던시 워드라인 활성화신호를 출력하는 신호조합부;
    상기 리던던시 워드라인 활성화신호에 의해 활성화되는 리던던시 워드라인으로 대체되는 노멀 워드라인의 어드레스가 상기 퓨즈회로부에 프로그래밍된 어드레스와 동일한지를 판별하는 어드레스 판별부; 및
    상기 어드레스 판별부에 의해 판별되는 결과에 대응하여, 상기 로우 어드레스 디코더에서 디코딩되는 로우 어드레스 중 상기 2개의 인접한 리던던시 워드라인을 활성화시키는데 대응하는 어드레스의 비트 신호를 반전하여 전달하거나, 디코딩한 리페어 어드레스를 그대로 전달하는 어드레스 신호 전달부를 포함하는 반도체 메모리 장치.
KR1020100008771A 2010-01-29 2010-01-29 반도체 메모리 장치 KR101114244B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100008771A KR101114244B1 (ko) 2010-01-29 2010-01-29 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100008771A KR101114244B1 (ko) 2010-01-29 2010-01-29 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20110088994A KR20110088994A (ko) 2011-08-04
KR101114244B1 true KR101114244B1 (ko) 2012-03-06

Family

ID=44927350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100008771A KR101114244B1 (ko) 2010-01-29 2010-01-29 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR101114244B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200101651A (ko) * 2019-02-20 2020-08-28 에스케이하이닉스 주식회사 메모리 및 메모리의 동작 방법

Also Published As

Publication number Publication date
KR20110088994A (ko) 2011-08-04

Similar Documents

Publication Publication Date Title
US10839933B2 (en) Memory devices having a read function of data stored in a plurality of reference cells
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US7405989B2 (en) Electrical fuses with redundancy
US20060245279A1 (en) Redundancy circuit in semiconductor memory device
KR100325035B1 (ko) 반도체 메모리 장치
KR101282967B1 (ko) 리던던시 메모리 블록을 가지는 반도체 메모리 장치 및그의 셀 어레이 구조
JP2008059711A (ja) 半導体記憶装置
JP3789391B2 (ja) 半導体メモリのカラムリペア回路
US7826296B2 (en) Fuse monitoring circuit for semiconductor memory device
US9847142B2 (en) Semiconductor apparatus and repair method thereof
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
TWI452461B (zh) 修復積體電路之方法與裝置
JP4824083B2 (ja) 半導体メモリ
KR101114244B1 (ko) 반도체 메모리 장치
US11901031B2 (en) Memory device performing repair operation
US7359264B2 (en) Semiconductor memory device
KR20110073953A (ko) 반도체 메모리의 퓨즈 셋 및 이를 이용한 리패어 판단 회로
JP2007250125A (ja) ヒューズラッチ回路及び半導体装置
KR100871691B1 (ko) 병렬 비트 테스트 방법 및 그 방법을 사용하는 반도체메모리 장치
KR101051943B1 (ko) 반도체 메모리 장치
US10553303B2 (en) Semiconductor device and operating method thereof
KR20140071763A (ko) 반도체 메모리 장치 및 그의 구동방법
JP2009199640A (ja) メモリテスト回路及び半導体メモリ装置
JP2006268886A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee