JP2007250125A - ヒューズラッチ回路及び半導体装置 - Google Patents
ヒューズラッチ回路及び半導体装置 Download PDFInfo
- Publication number
- JP2007250125A JP2007250125A JP2006074961A JP2006074961A JP2007250125A JP 2007250125 A JP2007250125 A JP 2007250125A JP 2006074961 A JP2006074961 A JP 2006074961A JP 2006074961 A JP2006074961 A JP 2006074961A JP 2007250125 A JP2007250125 A JP 2007250125A
- Authority
- JP
- Japan
- Prior art keywords
- data
- fuse
- fuse element
- logic
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 16
- 238000005520 cutting process Methods 0.000 claims abstract description 38
- 238000013500 data storage Methods 0.000 claims description 69
- 238000003860 storage Methods 0.000 claims description 39
- 230000002950 deficient Effects 0.000 description 43
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
- G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
- G11C29/812—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a reduced amount of fuses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/10—Aspects relating to interfaces of memory device to external buses
- G11C2207/107—Serial-parallel conversion of data or prefetch
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】実ヒューズ素子切断数を低減させ、ヒューズ素子切断工程のスループット向上及び歩留まり向上を可能とするヒューズラッチ回路及びこれを含む半導体装置を提供することである。
【解決手段】データ記憶用ヒューズ素子部21は、複数のヒューズ素子21aを備え、ヒューズ素子切断の有無によって、それぞれのヒューズ素子にデータをビット単位で記憶しておき、ラッチ回路部22はこの記憶した前記データをビット単位でラッチする。論理情報記憶用ヒューズ素子部23は、前記ヒューズ素子21aに記憶したデータの出力論理を反転させるか否かの論理情報を記憶してある。データ選択部25は、ラッチ回路部22にラッチしたデータと、ラッチ回路部22にラッチしたデータの出力論理を論理反転部24で反転させたデータとのいずれか一方を、論理情報記憶用ヒューズ素子部23の論理情報に応じて選択し出力する。
【選択図】図1
【解決手段】データ記憶用ヒューズ素子部21は、複数のヒューズ素子21aを備え、ヒューズ素子切断の有無によって、それぞれのヒューズ素子にデータをビット単位で記憶しておき、ラッチ回路部22はこの記憶した前記データをビット単位でラッチする。論理情報記憶用ヒューズ素子部23は、前記ヒューズ素子21aに記憶したデータの出力論理を反転させるか否かの論理情報を記憶してある。データ選択部25は、ラッチ回路部22にラッチしたデータと、ラッチ回路部22にラッチしたデータの出力論理を論理反転部24で反転させたデータとのいずれか一方を、論理情報記憶用ヒューズ素子部23の論理情報に応じて選択し出力する。
【選択図】図1
Description
本発明は、複数のヒューズ素子を備え、これら複数のヒューズ素子切断の有無によって、それぞれのヒューズ素子にデータをビット単位で記憶する際に、ヒューズ素子を切断する本数を減少させて、ヒューズ素子切断工程のスループット及び歩留まり向上を図ったヒューズラッチ回路及び半導体装置に関する。
DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等の半導体記憶装置(メモリチップ)においては、メモリセルアレイ内のメモリセルに不良(欠陥)が検出された場合に、この欠陥を冗長メモリセルアレイ内のメモリセルにより置換し、製品の歩留りを向上させる冗長(リダンダンシ)回路方式が採用されている。
現在一般的に用いられている冗長回路方式では、メモリセルのサブブロック内において、複数または単数のワード線、或いは複数または単数のビット線が救済のための単位(つまり救済単位)とされる。そして、サブブロックの内で欠陥のあったメモリセルを含む救済単位が、冗長メモリセルアレイ内のそれと同じ大きさの冗長単位と置換される。
欠陥をもつ救済単位のアドレス情報の記憶には、不揮発性の記憶素子を用いる必要があり、現在では一般にヒューズラッチ回路が用いられている。アドレス情報は通常複数ビットで構成されるので、それに対応した複数本のヒューズ素子を含むヒューズセットがリダンダンシの単位となる。ヒューズラッチ回路からは、複数本のヒューズ素子の切断/非切断状態に応じて記憶させた複数ビットの1/0論理値のデータが出力される。
通常、救済単位とヒューズセットとは一対一に対応させ、チップ内には救済単位の数と同数のヒューズセットが設けられる。そして、不良メモリセルの冗長救済を行う場合には、これに対応するヒューズセット内のヒューズ素子を指定アドレス情報のビット内容に応じて切断する。アドレスデコーダは、ヒューズラッチ回路に記憶された不良メモリセルのアドレスと、入力アドレスとを比較して、これ等が一致した場合、冗長メモリセルアレイ内の置換すべき冗長メモリセルを選択する。この方式は構成が単純であり、現在広く採用されている。
ヒューズ素子切断工程では、チップ内に外部よりレーザービームを照射することにより、配線の切断を行う。以下の説明では、ヒューズ素子切断として、レーザービームを照射してヒューズ素子を切断する場合について説明する。
従来、冗長セルを有した半導体記憶装置の欠陥救済情報(例えば不良セルのアドレス情報)をラッチするヒューズラッチ回路は、その内の1ビット当たりの回路つまりヒューズ素子1本当たりの回路について言えば、高電位(VDD)と低位(VSS)の間にヒューズ素子を接続し、高電位(VDD)側を出力端子として出力を取り出す構成となっている。このような構成では、ヒューズ素子が切断していなければ、VSS即ち‘0’(ローレベル)を出力し、切断していれば、VDD即ち‘1’(ハイレベル)を出力する。
従来、冗長セルを有した半導体記憶装置の欠陥救済情報(例えば不良セルのアドレス情報)をラッチするヒューズラッチ回路は、その内の1ビット当たりの回路つまりヒューズ素子1本当たりの回路について言えば、高電位(VDD)と低位(VSS)の間にヒューズ素子を接続し、高電位(VDD)側を出力端子として出力を取り出す構成となっている。このような構成では、ヒューズ素子が切断していなければ、VSS即ち‘0’(ローレベル)を出力し、切断していれば、VDD即ち‘1’(ハイレベル)を出力する。
つまり、ヒューズラッチ回路では、ヒューズ素子をレーザー切断するかしないかで出力するデータ方向(‘1’,‘0’)を決めており、上記の構成では非切断(導通状態)で“0”(ローレベルル)、切断で“1”(ハイレベル)とするのが一般的である。この場合、切断するヒューズ素子の本数は欠陥の救済情報即ち不良セルのアドレス情報に依存し、情報に“1”が多ければ 切断本数が増加し、工程のスループット及び歩留まりに悪影響を与えてしまう。つまり、切断本数が増加すると、ヒューズ素子切断工程に時間を要し、工程のスループットを悪くし、かつ切断失敗(切断し損ない)に基づく歩留まりの悪化を招くという問題を生ずる。
従来技術としては、ヒューズラッチ回路において、ノイズ等に起因する誤出力を発生しにくくする手段として出力の論理値を反転させないものと反転させたものの正負2つの論理値のビットデータを持たせて、ラッチされるデータを二重化することで、ノイズ等による誤出力低減を図った半導体記憶装置が提案されている(例えば、特許文献1参照)。
しかしながら、特許文献1は、一種の歩留まり向上の1つの手段とはなっているが、上述したようにヒューズ素子切断工程で切断本数を低減させるものではなかった。
特開2002−288992号公報
しかしながら、特許文献1は、一種の歩留まり向上の1つの手段とはなっているが、上述したようにヒューズ素子切断工程で切断本数を低減させるものではなかった。
そこで、本発明は上記の問題に鑑み、実ヒューズ素子切断数を低減させ、ヒューズ素子切断工程のスループット向上及び歩留まり向上を可能とするヒューズラッチ回路及びこれを含む半導体装置を提供することを目的とするものである。
本願発明の一態様によれば、複数のヒューズ素子を備え、これら複数のヒューズ切断の有無によって、それぞれのヒューズ素子にデータをビット単位で記憶するデータ記憶用ヒューズ素子部と、前記データ記憶用ヒューズ素子部の複数のヒューズ素子に対応した数のラッチ回路を備え、前記データ記憶用ヒューズ素子部に記憶した前記データをビット単位でラッチするラッチ回路部と、前記ヒューズ素子に記憶したデータの出力論理を反転させるか否かの論理情報を、ヒューズ切断の有無によって記憶する論理情報記憶用ヒューズ素子部と、前記ラッチ回路部を構成する複数のラッチ回路にビット単位でラッチされた前記データを入力し、その出力論理を反転してシリアル出力する論理反転部と、前記ラッチ回路部にラッチされた前記データの出力論理を変えないでシリアル出力されるデータと、前記ラッチ回路部にラッチされた前記データの出力論理を前記論理反転部で反転してシリアル出力されるデータとのいずれか一方を、前記論理情報記憶用ヒューズ素子部に記憶した論理情報に応じて選択しシリアル出力するデータ選択部と、を具備したことを特徴とするヒューズラッチ回路が提供される。
本願発明の他の態様によれば、複数のヒューズ素子を備え、これら複数のヒューズ切断の有無によって、それぞれのヒューズ素子にデータをビット単位で記憶するデータ記憶用ヒューズ素子部と、前記ヒューズ素子に記憶したデータの出力論理を反転させるか否かの論理情報を、ヒューズ切断の有無によって記憶する論理情報記憶用ヒューズ素子部と、
前記データ記憶用ヒューズ素子部を構成する複数のヒューズ素子に対応した数の論理反転回路を備え、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理をビット単位で反転してパラレル出力する論理反転部と、前記データ記憶用ヒューズ素子部の複数のヒューズ素子に対応した数のデータ選択回路を備え、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理を変えないでパラレル出力されるデータと、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理を前記論理反転部で反転させてパラレル出力されるデータとのいずれか一方を、前記論理情報記憶用ヒューズ素子部に記憶した論理情報に応じて選択しパラレル出力するデータ選択部と、前記データ選択部を構成する複数のデータ選択回路に対応した数のラッチ回路を備え、前記データ選択部から出力されるデータをビット単位でラッチしてパラレル及び/又はシリアル出力するラッチ回路部と、を具備したことを特徴とするヒューズラッチ回路が提供される。
前記データ記憶用ヒューズ素子部を構成する複数のヒューズ素子に対応した数の論理反転回路を備え、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理をビット単位で反転してパラレル出力する論理反転部と、前記データ記憶用ヒューズ素子部の複数のヒューズ素子に対応した数のデータ選択回路を備え、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理を変えないでパラレル出力されるデータと、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理を前記論理反転部で反転させてパラレル出力されるデータとのいずれか一方を、前記論理情報記憶用ヒューズ素子部に記憶した論理情報に応じて選択しパラレル出力するデータ選択部と、前記データ選択部を構成する複数のデータ選択回路に対応した数のラッチ回路を備え、前記データ選択部から出力されるデータをビット単位でラッチしてパラレル及び/又はシリアル出力するラッチ回路部と、を具備したことを特徴とするヒューズラッチ回路が提供される。
本発明によれば、実ヒューズ素子切断数を低減させ、ヒューズ素子切断工程のスループット及び歩留まりを向上させることができる。
発明の実施の形態について図面を参照して説明する。
図1で本発明のヒューズラッチ回路を説明する前に、図2を参照して、本発明のヒューズラッチ回路が用いられる半導体装置について説明する。
図2は本発明に係るヒューズラッチ回路が用いられる半導体装置を示すブロック図である。ここでは、半導体装置としてDRAMについて説明する。
図1で本発明のヒューズラッチ回路を説明する前に、図2を参照して、本発明のヒューズラッチ回路が用いられる半導体装置について説明する。
図2は本発明に係るヒューズラッチ回路が用いられる半導体装置を示すブロック図である。ここでは、半導体装置としてDRAMについて説明する。
図2に示すように、半導体装置としてのメモリチップ10は、入力バッファ11と、セルアレイ12と、冗長セル部13と、ヒューズラッチ回路14と、制御部15と、アドレスデコーダ16と、出力バッファ17とを備えている。
前記入力バッファ11へは、入力として、制御信号,データ及びアドレスが供給される。セルアレイ12は、マトリックス状に配列された複数のメモリセルを備えている。
前記冗長セル部13は、セルアレイ12内の不良セルと置換するための冗長セルを有する。冗長セルには、セルアレイ12内のメモリセルとは異なったアドレスが付されている。
前記入力バッファ11へは、入力として、制御信号,データ及びアドレスが供給される。セルアレイ12は、マトリックス状に配列された複数のメモリセルを備えている。
前記冗長セル部13は、セルアレイ12内の不良セルと置換するための冗長セルを有する。冗長セルには、セルアレイ12内のメモリセルとは異なったアドレスが付されている。
前記ヒューズラッチ回路14は、ヒューズ素子切断の有無に対応した不良セルのアドレスを記憶し出力する。制御部15は、入力される制御信号を用いてセルアレイ12へのデータの読み書きを制御する。
前記アドレスデコーダ16は、入力されるアドレスとヒューズラッチ回路14からの不良セルのアドレスとを比較し、一致した場合、その入力アドレスに対応して冗長セル部13内に予め定められているアドレスの冗長セルを駆動し、一致しない場合は、入力アドレスに対応したセルアレイ12内のメモリセルを駆動する。出力バッファ17は、セルアレイ12から読み出されたデータを入力し、出力データとして出力する。出力バッファ17は、例えば、セルアレイ12から読み出されたパラレル信号を入力し、出力データとしてシリアル信号を出力する。
前記アドレスデコーダ16は、入力されるアドレスとヒューズラッチ回路14からの不良セルのアドレスとを比較し、一致した場合、その入力アドレスに対応して冗長セル部13内に予め定められているアドレスの冗長セルを駆動し、一致しない場合は、入力アドレスに対応したセルアレイ12内のメモリセルを駆動する。出力バッファ17は、セルアレイ12から読み出されたデータを入力し、出力データとして出力する。出力バッファ17は、例えば、セルアレイ12から読み出されたパラレル信号を入力し、出力データとしてシリアル信号を出力する。
なお、セルアレイ12に含まれる不良セルを検出するには、例えば図示しないメモリテスタが用いられ、テストデータを入力としてメモリセルにアドレス順に順次供給し、この入力されたテストデータと、メモリセルから出力として読み出されるデータとを比較することによって不良セルを見つけ、その不良セルのアドレスを取得できる。
上記の構成で、データをセルアレイ12へ書き込むときは、入力データとアドレスと書込みを指示する書込み制御信号とが、入力バッファ11に供給されて一旦保持される。その後に、書込み制御信号は制御部15へ、アドレスはアドレスデコーダ16へ、入力データはセルアレイ12へそれぞれ供給され、制御部15は、書込み制御信号に基づいて、供給されるアドレスをアドレスデコーダ16でデコードしたアドレスに従って入力データをセルアレイ12へ書き込む制御を行う。
上記の構成で、データをセルアレイ12へ書き込むときは、入力データとアドレスと書込みを指示する書込み制御信号とが、入力バッファ11に供給されて一旦保持される。その後に、書込み制御信号は制御部15へ、アドレスはアドレスデコーダ16へ、入力データはセルアレイ12へそれぞれ供給され、制御部15は、書込み制御信号に基づいて、供給されるアドレスをアドレスデコーダ16でデコードしたアドレスに従って入力データをセルアレイ12へ書き込む制御を行う。
一方、セルアレイ12のデータを読み出すときは、アドレスと読出しを指示する読出し制御信号とが、入力バッファ11に供給されて一旦保持される。その後に、読出し制御信号は制御部15へ、アドレスはアドレスデコーダ16へそれぞれ供給され、制御部15は、読出し制御信号に基づいて、セルアレイ12に書き込まれているデータをアドレスデコーダ16でデコードしたアドレスに従ってセルアレイ12から読み出す制御を行う。
このようにセルアレイ12に対する書き込み,読み出しを行う際に、アドレスデコーダ16は、セルアレイ12内のメモリセル又は冗長セル部13内の冗長セルにアクセスするために、先ず、入力されるアドレスをヒューズラッチ回路14に記憶した不良セルのアドレスと比較し、アドレスが一致した場合、冗長セル部13内の冗長セルを選択駆動し、アドレスが一致しなかった場合は、入力アドレスに対応したセルアレイ12内のメモリセルを駆動することができる。
[第1の実施形態]
図1は本発明の第1の実施形態のヒューズラッチ回路を示す回路図である。
図1に示すように、ヒューズラッチ回路14は、データ記憶用ヒューズ素子部21と、ラッチ回路部22と、論理情報記憶用ヒューズ素子部23と、論理反転部24と、データ選択部25とを備えている。
前記データ記憶用ヒューズ素子部21は、複数(図では10個)のヒューズ素子21aを備え、ヒューズ素子切断の有無によって、それぞれのヒューズ素子にデータ(例えば、不良セルのアドレス情報)をビット単位で記憶する。データ記憶用ヒューズ素子部21の複数のヒューズ素子21aにビット単位で記憶された情報は、電気的に読み出し可能とされている。ヒューズ素子切断によって記憶する不良セルのアドレス情報については、後述する。なお、ヒューズ素子の金属材料としては、配線で通常使用しているものと同様な導電材料が用いられ、例えばアルミニウム(Al)、銅(Cu)、ポリシリコンなどが使用される。
図1は本発明の第1の実施形態のヒューズラッチ回路を示す回路図である。
図1に示すように、ヒューズラッチ回路14は、データ記憶用ヒューズ素子部21と、ラッチ回路部22と、論理情報記憶用ヒューズ素子部23と、論理反転部24と、データ選択部25とを備えている。
前記データ記憶用ヒューズ素子部21は、複数(図では10個)のヒューズ素子21aを備え、ヒューズ素子切断の有無によって、それぞれのヒューズ素子にデータ(例えば、不良セルのアドレス情報)をビット単位で記憶する。データ記憶用ヒューズ素子部21の複数のヒューズ素子21aにビット単位で記憶された情報は、電気的に読み出し可能とされている。ヒューズ素子切断によって記憶する不良セルのアドレス情報については、後述する。なお、ヒューズ素子の金属材料としては、配線で通常使用しているものと同様な導電材料が用いられ、例えばアルミニウム(Al)、銅(Cu)、ポリシリコンなどが使用される。
前記ラッチ回路部22は、前記データ記憶用ヒューズ素子部21の複数のヒューズ素子21aに対応した数(図では10個)のラッチ回路を備え、データ記憶用ヒューズ素子部21のヒューズ素子21aから出力されるデータをビット単位でラッチしてシリアル出力する。なお、ラッチ回路部22を構成する各ラッチ回路はフリップフロップで構成されている。データ記憶用ヒューズ素子部21は複数のヒューズ素子21aの記憶情報をビット単位で並列出力し、ラッチ回路部22はこの並列出力される複数のビット単位のデータを保持する複数のラッチ回路(フリップフロップ)を備えたシフトレジスタを構成している。シフトレジスタとしてのラッチ回路部22は、並列入力したデータをクロック信号に同期してシリアル出力する。
前記論理情報記憶用ヒューズ素子部23は、1本のヒューズ素子を備え、ヒューズ素子切断の有無によって、前記データ記憶用ヒューズ素子部21のヒューズ素子21aに記憶したデータの出力論理を反転させるか否かの論理情報(反転‘1’、非反転‘0’)を1ビットで記憶する。論理反転部24は、ラッチ回路部22から出力されるデータを構成するビット列の出力論理を反転してシリアル出力する。
前記データ選択部25は、ラッチ回路部22から出力されるデータの出力論理を変えない状態のシリアルデータと、ラッチ回路部22から出力されるデータの出力論理を論理反転部24で反転させたシリアルデータとのいずれ一方を、論理情報記憶用ヒューズ素子部23の1ビットの論理情報(‘1’か‘0’)に応じて選択して不良セルのアドレスとしてアドレスデコーダ16(図2参照)へシリアル出力する。すなわち、論理情報が‘1’であれば、論理反転部24で反転させたデータが選択されて不良セルのアドレスとしてアドレスデコーダ16へ出力される。また、論理情報が‘0’であれば、論理反転部24をスルーしたデータが選択されて不良セルのアドレスとしてアドレスデコーダ16へ出力される。
前記データ選択部25は、ラッチ回路部22から出力されるデータの出力論理を変えない状態のシリアルデータと、ラッチ回路部22から出力されるデータの出力論理を論理反転部24で反転させたシリアルデータとのいずれ一方を、論理情報記憶用ヒューズ素子部23の1ビットの論理情報(‘1’か‘0’)に応じて選択して不良セルのアドレスとしてアドレスデコーダ16(図2参照)へシリアル出力する。すなわち、論理情報が‘1’であれば、論理反転部24で反転させたデータが選択されて不良セルのアドレスとしてアドレスデコーダ16へ出力される。また、論理情報が‘0’であれば、論理反転部24をスルーしたデータが選択されて不良セルのアドレスとしてアドレスデコーダ16へ出力される。
なお、図1に示すデータ記憶用ヒューズ素子部21の10個のヒューズ素子21aのうち、どのヒューズ素子を切断とするか非切断とするかは、例えば不良セルのアドレスが10ビットで構成されていた場合、‘0’ならば非切断、‘1’ならば切断することになるので、アドレスに‘1’が多ければヒューズ素子切断すべき切断本数が非切断本数より多くなる。
そこで、レーザーによってヒューズ素子切断を実施するヒューズ切断装置(図示せず)では、メモリテスタによるメモリチップ10のテストの結果得られる不良セルのアドレスを構成する全てのビットデータで、‘1’の個数が‘0’の個数に比べて多ければ、アドレスの全てのビットデータを反転し、かつ論理情報付加ビットとして‘1’を生成して、データ記憶用ヒューズ素子部21の複数のヒューズ素子及び論理情報記憶用ヒューズ素子部23のヒューズ素子の切断/非切断処理をする。‘1’ならば切断、‘0’ならば非切断である。また、メモリテスタによるメモリチップ10のテストの結果得られる不良セルのアドレスを構成する全てのビットデータで、‘1’の個数が‘0’の個数に比べて少なければ、アドレスの全てのビットデータをそのまま(非反転)とし、論理情報付加ビットとして‘0’を生成して、データ記憶用ヒューズ素子部21の複数のヒューズ素子及び論理情報記憶用ヒューズ素子部23のヒューズ素子の切断/非切断処理を行う。なお、不良セルのアドレスを構成する全てのビットデータで、‘1’の個数と‘0’の個数が同数であれば、アドレスの全てのビットデータを非反転とし、論理情報付加ビットとして‘0’を生成すれば、アドレスの全てのビットデータを反転したときに比べ、切断本数が1本少なくて済む。
具体的に説明すると、ヒューズ切断装置において、例えば、不良セルのアドレスを構成する全てのビットデータが‘1011110101’であれば、‘1’の数が多いので、全て反転して‘0100001010’を生成する一方、論理情報付加ビットとして‘1’を生成して、データ記憶用ヒューズ素子部21のヒューズ素子の3ビット分の切断処理、及び、論理情報記憶用ヒューズ素子部23のヒューズ素子の1ビット分の切断処理を実行する。また、例えば、アドレスを構成する全てのビットデータが‘1’であれば、全てのビットを反転して‘0’とし、論理情報付加ビットとして‘1’を生成して、論理情報記憶用ヒューズ素子部23のヒューズ素子の1ビット分の切断処理のみを実行すればよい。
このように、不良セルのアドレスを構成する全てのビットデータで、‘1’の個数が‘0’の個数に比べて多ければ、反転処理を行うことにより、‘1’の個数を‘0’の個数に比べて少なくし、ヒューズ素子切断工程での切断本数を減らすことができる。
なお、図1では、アドレス情報の救済単位即ち1つのヒューズセットのヒューズ本数が10本である場合について説明したが、1つのヒューズセットのヒューズ本数はチップの容量(ワード線,ビット線の各線数など)により異なってくる。例えば、1MbitのDRAMの例について言えば、ワード線,ビット線はそれぞれ512,2048本、即ちロウアドレス512個,カラムアドレス2048個である。ここでは説明を容易とするためワード線即ちロウアドレスを単位として説明する。ロウアドレスの512個のメモリセルに対して冗長セルを例えば8個用意する。8個の冗長セルに対して不良セルのロウアドレスを表現するために必要なヒューズ素子の本数は不良セルのアドレス0〜511の512通りを表現できるものでなければならないので、512=29 であるから、1つの冗長セル即ち1つのヒューズセットに対して9本のヒューズが必要である。従って、8個の冗長セルでは72本のヒューズ素子が必要になる。さらに、32MbitのDRAMでは、1Mbitの場合の32倍となり、2304本のヒューズが必要になる。
次に、図1の回路動作を説明する。
上記のヒューズ切断装置によるヒューズ素子切断/非切断処理により、データ記憶用ヒューズ素子部21では、例えば10個のヒューズ素子の切断‘1’の個数が非切断‘0’の個数に比べて常に1/2以下になるように記憶される。一方、論理情報記憶用ヒューズ素子部23は、データ記憶用ヒューズ素子部21での複数のヒューズ素子に対して論理反転処理をしたか否かを示す論理情報(‘1’か‘0’)を1個のヒューズ素子に記憶している。
上記のヒューズ切断装置によるヒューズ素子切断/非切断処理により、データ記憶用ヒューズ素子部21では、例えば10個のヒューズ素子の切断‘1’の個数が非切断‘0’の個数に比べて常に1/2以下になるように記憶される。一方、論理情報記憶用ヒューズ素子部23は、データ記憶用ヒューズ素子部21での複数のヒューズ素子に対して論理反転処理をしたか否かを示す論理情報(‘1’か‘0’)を1個のヒューズ素子に記憶している。
このような状態で、ヒューズラッチ回路14が図2に示したアドレスデコーダ16へ不良セルのアドレスを供給する際には、データ記憶用ヒューズ素子部21の10個のヒューズ素子に予め論理反転処理を施して記憶したビットデータをそれぞれに対応したラッチ回路部22の10個のラッチ回路にラッチし、これを逆の論理反転処理を施して正しいアドレスのシリアルデータとしてアドレスデコーダ16へ出力することになる。その際、論理情報記憶用ヒューズ素子部23に記憶してある論理情報付加ビットが‘1’である場合は、データ選択部25が論理反転部24からの反転出力を選択するように制御されるので、ヒューズラッチ回路14からはラッチ回路部22の出力データを論理反転して、不良セルの正しいアドレスデータが生成されてアドレスデコーダ16へ供給されることになる。
一方、論理情報記憶用ヒューズ素子部23に記憶してある論理情報付加ビットが‘0’である場合は、データ選択部25が論理反転部24をスルーしたラッチ回路部22の出力データを選択するので、ヒューズラッチ回路14からはラッチ回路部22の出力データがそのまま出力され、不良セルの正しいアドレスとしてアドレスデコーダ16へ供給されることになる。
従って、ヒューズラッチ回路14では、論理情報記憶用ヒューズ素子部23の状態が‘1’のときのみ、データ記憶用ヒューズ素子部21の複数のヒューズ素子21aで記憶している記憶データを反転して出力することによって、不良セルの正しいアドレスデータに戻すことができる。
第1の実施形態によれば、データ記憶用ヒューズ素子部21とラッチ回路部22と論理情報記憶用ヒューズ素子部23と論理反転部24とデータ選択部25を有しており、ヒューズ素子切断本数を、チップに搭載しているヒューズ素子本数の半分の以下にすることができ、データ記憶用ヒューズ素子部21の実ヒューズ素子切断本数を低減させ、ヒューズ素子切断工程におけるスループット及び歩留まりを向上させることが可能となる。
第1の実施形態によれば、データ記憶用ヒューズ素子部21とラッチ回路部22と論理情報記憶用ヒューズ素子部23と論理反転部24とデータ選択部25を有しており、ヒューズ素子切断本数を、チップに搭載しているヒューズ素子本数の半分の以下にすることができ、データ記憶用ヒューズ素子部21の実ヒューズ素子切断本数を低減させ、ヒューズ素子切断工程におけるスループット及び歩留まりを向上させることが可能となる。
[第2の実施形態]
図3は本発明の第2の実施形態のヒューズラッチ回路を示す回路図である。
図3に示すように、ヒューズラッチ回路14は、データ記憶用ヒューズ素子部21と、ラッチ回路部22と、論理情報記憶用ヒューズ素子部23と、論理反転部24Aと、データ選択部25Aとを備えている。
前記データ記憶用ヒューズ素子部21は、複数(図では10個)のヒューズ素子21aを備え、ヒューズ素子切断の有無によって、それぞれのヒューズ素子にデータ(例えば、不良セルのアドレス情報)をビット単位で記憶する。
図3は本発明の第2の実施形態のヒューズラッチ回路を示す回路図である。
図3に示すように、ヒューズラッチ回路14は、データ記憶用ヒューズ素子部21と、ラッチ回路部22と、論理情報記憶用ヒューズ素子部23と、論理反転部24Aと、データ選択部25Aとを備えている。
前記データ記憶用ヒューズ素子部21は、複数(図では10個)のヒューズ素子21aを備え、ヒューズ素子切断の有無によって、それぞれのヒューズ素子にデータ(例えば、不良セルのアドレス情報)をビット単位で記憶する。
前記論理情報記憶用ヒューズ素子部23は、ヒューズ素子切断の有無によって、上記データ記憶用ヒューズ素子部21に記憶したデータの出力論理を反転させるか否かの論理情報(反転‘1’、非反転‘0’)を1ビットで記憶する。
前記論理反転部24Aは、前記データ記憶用ヒューズ素子部21の複数のヒューズ素子に対応した数(図では10個)の論理反転回路で構成され、データ記憶用ヒューズ素子部21に記憶されたデータを構成する全てのビットデータの出力論理をビット単位で反転してパラレル出力する。
前記論理反転部24Aは、前記データ記憶用ヒューズ素子部21の複数のヒューズ素子に対応した数(図では10個)の論理反転回路で構成され、データ記憶用ヒューズ素子部21に記憶されたデータを構成する全てのビットデータの出力論理をビット単位で反転してパラレル出力する。
前記データ選択部25Aは、前記データ記憶用ヒューズ素子部21の複数のヒューズ素子に対応した数(図では10個)のデータ選択回路で構成され、データ記憶用ヒューズ素子部21に記憶されたデータを構成する全てのビットデータの出力論理を変えない状態のデータと、データ記憶用ヒューズ素子部21に記憶されたデータを構成する全てのビットデータの出力論理を論理反転部24Aで反転させたデータとのいずれ一方を、論理情報記憶用ヒューズ素子部23の1ビットの論理情報(‘1’か‘0’)に応じて選択してラッチ回路部22へ出力する。勿論、論理情報が‘1’であれば、論理反転部24Aで反転させたデータが選択されて出力され、論理情報が‘0’であれば、前記データ記憶用ヒューズ素子部21に記憶したデータがそのまま選択されて出力される。
前記ラッチ回路部22は、前記データ選択部25Aの複数のデータ選択回路に対応した数(図では10個)のラッチ回路(フリップフロップ)を備えたシフトレジスタで構成され、データ選択部25Aから出力されるデータをビット単位でラッチし出力する。ラッチ回路部22からは、不良セルの正しいアドレスを構成する全てのビットデータをパラレル出力することが可能である一方、シリアル出力することが可能となる。
次に、図3の回路動作を説明する。
前述したようにヒューズ切断装置によるヒューズ素子切断/非切断処理により、データ記憶用ヒューズ素子部21では、10個のヒューズ素子の切断‘1’の個数が非切断‘0’の個数に比べて1/2以下になるように記憶されている。一方、論理情報記憶用ヒューズ素子部23は、データ記憶用ヒューズ素子部21での複数のヒューズ素子に対して反転処理をしたか否かを示す論理情報(‘1’か‘0’)を1個のヒューズ素子に記憶している。
前述したようにヒューズ切断装置によるヒューズ素子切断/非切断処理により、データ記憶用ヒューズ素子部21では、10個のヒューズ素子の切断‘1’の個数が非切断‘0’の個数に比べて1/2以下になるように記憶されている。一方、論理情報記憶用ヒューズ素子部23は、データ記憶用ヒューズ素子部21での複数のヒューズ素子に対して反転処理をしたか否かを示す論理情報(‘1’か‘0’)を1個のヒューズ素子に記憶している。
このような状態で、ヒューズラッチ回路14が図2に示したアドレスデコーダ16へ不良セルのアドレスを供給する際には、データ記憶用ヒューズ素子部21の10個のヒューズ素子に予め論理反転処理を施して記憶したビットデータをそれぞれに対応した論理反転部24Aの10個の論理反転回路に入力し、これらを論理反転したビットデータ出力と、データ記憶用ヒューズ素子部21の10個のヒューズ素子に記憶したビットデータを反転しないビットデータ出力とをデータ選択部25Aの10個のデータ選択回路にそれぞれ入力する。その際、論理情報記憶用ヒューズ素子部23に記憶してある論理情報付加ビットが‘1’である場合は、データ選択部25Aが論理反転部24Aからの反転出力を選択するように制御されるので、データ選択部25Aの10個のデータ選択回路からはデータ記憶用ヒューズ素子部21の10個のヒューズ素子に記憶したビットデータが反転して出力され、ラッチ回路部22の10個のラッチ回路にそれぞれラッチされる。その結果、ラッチ回路部22からは不良セルの正しいアドレスが生成されてパラレル出力されると共にシリアル出力されて、アドレスデコーダ16へ供給されることになる。
一方、論理情報記憶用ヒューズ素子部23に記憶してある論理情報付加ビットが‘0’である場合は、データ選択部25Aが論理反転部24Aをスルーしたデータ記憶用ヒューズ素子部21からのデータを選択して出力し、ラッチ回路部22の10個のラッチ回路にそれぞれラッチされる。その結果、ラッチ回路部22からは不良セルの正しいアドレスデータがパラレル出力されると共にシリアル出力されて、アドレスデコーダ16へ供給されることになる。
従って、ヒューズラッチ回路14では、論理情報記憶用ヒューズ素子部23の状態が‘1’のときのみ、データ記憶用ヒューズ素子部21の複数のヒューズ素子21aで記憶しているデータを反転して出力することによって、不良セルの正しいアドレスデータに戻すことができる。
このように、データ記憶用ヒューズ素子部21とラッチ回路部22との間に、論理反転部24Aとデータ選択部25Aを挿入し、ラッチ回路部22からデータのシリアル出力及びパラレル出力を可能としている。
このように、データ記憶用ヒューズ素子部21とラッチ回路部22との間に、論理反転部24Aとデータ選択部25Aを挿入し、ラッチ回路部22からデータのシリアル出力及びパラレル出力を可能としている。
ここで、パラレル出力とシリアル出力それぞれの利点について述べる。
パラレル出力に関しては、ヒューズ情報即ち不良セルのアドレス情報を頻繁に必要としている他の回路に対してその情報を転送する場合にはパラレル出力は高速に転送できてパフォーマンスも上がる。これに対して、シリアル出力に関しては、例えばチップに電源が投入されたときだけヒューズ情報を必要としている他の回路に対してその情報を転送するような場合にはシリアル出力であってもよい。さらに、シリアル出力については、チップ製造後のテスト工程でヒューズ素子に記憶しているデータをチップから読み出す際に、複数本のパラレル出力線をチップの外部に導出することは無理であるような場合に、複数のパラレル出力線の代わりに1本のシリアル出力線をチップ外部に導出する構成とすることによって、回路規模を大きくすることなく且つコスト的にも有利に、テストを行える利点がある。
パラレル出力に関しては、ヒューズ情報即ち不良セルのアドレス情報を頻繁に必要としている他の回路に対してその情報を転送する場合にはパラレル出力は高速に転送できてパフォーマンスも上がる。これに対して、シリアル出力に関しては、例えばチップに電源が投入されたときだけヒューズ情報を必要としている他の回路に対してその情報を転送するような場合にはシリアル出力であってもよい。さらに、シリアル出力については、チップ製造後のテスト工程でヒューズ素子に記憶しているデータをチップから読み出す際に、複数本のパラレル出力線をチップの外部に導出することは無理であるような場合に、複数のパラレル出力線の代わりに1本のシリアル出力線をチップ外部に導出する構成とすることによって、回路規模を大きくすることなく且つコスト的にも有利に、テストを行える利点がある。
第2の実施形態によれば、第1の実施形態と同様に、ヒューズ素子切断本数を、チップに搭載しているヒューズ素子本数の半分の以下にすることができ、ヒューズ素子切断工程における切断本数を減らし工程のスループット及び歩留まりを向上させることが可能であり、しかも記憶データのシリアル出力のほかにパラレル出力が可能となる利点を有する。
[第3の実施形態]
図4は本発明の第3の実施形態のヒューズラッチ回路を示す回路図である。
図4に示すように、ヒューズラッチ回路14は、データ記憶用ヒューズ素子部21-1,21-2,21-3と、ラッチ回路部22-1,22-2,22-3と、論理情報記憶用ヒューズ素子部23-1,23-2,23-3と、論理反転部24B-1,24B-2,24B-3と、データ選択部25B-1,25B-2,25B-3とを備えている。
図4は本発明の第3の実施形態のヒューズラッチ回路を示す回路図である。
図4に示すように、ヒューズラッチ回路14は、データ記憶用ヒューズ素子部21-1,21-2,21-3と、ラッチ回路部22-1,22-2,22-3と、論理情報記憶用ヒューズ素子部23-1,23-2,23-3と、論理反転部24B-1,24B-2,24B-3と、データ選択部25B-1,25B-2,25B-3とを備えている。
前記データ記憶用ヒューズ素子部21-1,21-2,21-3は、複数(例えば15個)のヒューズ素子をそれぞれ所定数(図では5個)ずつのヒューズ素子21-1a,21-2a,21-3aに細分して複数(図では3つ)のヒューズセットを構成し、各ヒューズセットごとに論理情報記憶用ヒューズ素子部23-1,23-2,23-3を設けている。
各ヒューズセットは、前述したように欠陥を持つ救済単位(例えば不良セルのアドレス情報)と一対一に対応しており、救済単位のアドレス情報は通常複数ビットで構成される。
各ヒューズセットは、前述したように欠陥を持つ救済単位(例えば不良セルのアドレス情報)と一対一に対応しており、救済単位のアドレス情報は通常複数ビットで構成される。
本実施形態では、1つのヒューズセットは5本のヒューズ素子で構成され、これは不良セルのアドレス情報が5ビットであることに対応している。
前記論理情報記憶用ヒューズ素子部23-1,23-2,23-3はそれぞれ、1個のヒューズ素子を備え、ヒューズ素子切断の有無によって、上記5ビットずつのデータの出力論理を反転させるか否かの論理情報を1ビットで記憶している。
前記データ記憶用ヒューズ素子部21-1,21-2,21-3の各ヒューズセットの5個ずつのヒューズ素子21-1a,21-2a,21-3aに記憶されるデータに関しては、ヒューズ切断装置によるヒューズ素子切断/非切断処理によって各5個のヒューズ素子にビットデータを記憶する際には、まず、不良セルのアドレスごとに独立に‘1’の個数と‘0’の個数を比較して、‘1’の数が‘0’の数より多いか少ないか判定する。
前記データ記憶用ヒューズ素子部21-1,21-2,21-3の各ヒューズセットの5個ずつのヒューズ素子21-1a,21-2a,21-3aに記憶されるデータに関しては、ヒューズ切断装置によるヒューズ素子切断/非切断処理によって各5個のヒューズ素子にビットデータを記憶する際には、まず、不良セルのアドレスごとに独立に‘1’の個数と‘0’の個数を比較して、‘1’の数が‘0’の数より多いか少ないか判定する。
従って、例えばデータ記憶用ヒューズ素子部21-1について言えば、5本のヒューズ素子21-1aに記憶すべき5ビットのデータにつき‘1’の個数と‘0’の個数を比較して、‘1’の数が‘0’の数より多ければその5ビットデータを反転したデータで5本のヒューズ素子21-1aを切断/非切断処理し、論理情報記憶用ヒューズ素子部23-1の1本のヒューズ素子に‘1’を記憶する。勿論、‘1’の個数が‘0’の個数より少なければ、その5ビットデータを反転せずに切断/非切断処理し、論理情報記憶用ヒューズ素子部23-1の1本のヒューズ素子に‘0’を記憶する。データ記憶用ヒューズ素子部21-2,21-3の各ヒューズセットの分割された5ビットのデータについても同様であり、各ヒューズセット独立に各5ビットデータの‘1’の数と‘0’の数を比較することによって各ヒューズセットのデータを論理反転するか否かが決定される。
前記論理反転部24B-1,24B-2,24B-3はそれぞれ、データ記憶用ヒューズ素子部21-1,21-2,21-3と対になっており、データ記憶用ヒューズ素子部21-1,21-2,21-3に記憶された上記5ビットずつのデータの出力論理を反転して出力する。
前記データ選択部25B-1,25B-2,25B-3は、データ記憶用ヒューズ素子部21-1,21-2,21-3と対になっており、データ記憶用ヒューズ素子部21-1,21-2,21-3に記憶された上記5ビットずつのデータの出力論理を変えない状態のデータと、データ記憶用ヒューズ素子部21に記憶された上記5ビットずつのデータの出力論理を論理反転部24B-1,24B-2,24B-3で反転させたデータとのいずれ一方を、論理情報記憶用ヒューズ素子部23-1,23-2,23-3の1ビットの論理情報(‘1’か‘0’)に応じて選択してラッチ回路部22-1,22-2,22-3へ出力する。勿論、論理情報が‘1’であれば、論理反転部24B-1,24B-2,24B-3で反転させたデータが選択されて出力される。
前記データ選択部25B-1,25B-2,25B-3は、データ記憶用ヒューズ素子部21-1,21-2,21-3と対になっており、データ記憶用ヒューズ素子部21-1,21-2,21-3に記憶された上記5ビットずつのデータの出力論理を変えない状態のデータと、データ記憶用ヒューズ素子部21に記憶された上記5ビットずつのデータの出力論理を論理反転部24B-1,24B-2,24B-3で反転させたデータとのいずれ一方を、論理情報記憶用ヒューズ素子部23-1,23-2,23-3の1ビットの論理情報(‘1’か‘0’)に応じて選択してラッチ回路部22-1,22-2,22-3へ出力する。勿論、論理情報が‘1’であれば、論理反転部24B-1,24B-2,24B-3で反転させたデータが選択されて出力される。
前記ラッチ回路部22-1,22-2,22-3は、データ選択部25B-1,25B-2,25B-3と対となっており、それぞれ、5個ずつのラッチ回路(フリップフロップ)で構成され、かつ15個のラッチ回路が連続して接続してシフトレジスタを構成している。これによって、ラッチ回路部22-1,22-2,22-3は、データ選択部25B-1,25B-2,25B-3からの同じビット数のデータをラッチして、パラレル出力したり、シリアル出力することができる。
次に、図4の回路動作を説明する。
ヒューズラッチ回路14のデータ記憶用ヒューズ素子部21-1,21-2,21-3の各ヒューズセットは、不良セルのアドレスの5ビットずつの救済単位を担当しており、かつ各ヒューズセットごとに論理反転の可否が決定されるので、各ヒューズセットごとに5個のヒューズ素子の切断/非切断処理を行う際には切断数が5ビットの半分以下となる。つまり、3つのヒューズセットの各ヒューズセットごとに不良セルの5ビット分のアドレスデータについて論理反転するか否かが決められ、かつその論理反転可否の結果に応じて各ヒューズセットごとに独立に論理情報追加ビットが付与される。
ヒューズラッチ回路14のデータ記憶用ヒューズ素子部21-1,21-2,21-3の各ヒューズセットは、不良セルのアドレスの5ビットずつの救済単位を担当しており、かつ各ヒューズセットごとに論理反転の可否が決定されるので、各ヒューズセットごとに5個のヒューズ素子の切断/非切断処理を行う際には切断数が5ビットの半分以下となる。つまり、3つのヒューズセットの各ヒューズセットごとに不良セルの5ビット分のアドレスデータについて論理反転するか否かが決められ、かつその論理反転可否の結果に応じて各ヒューズセットごとに独立に論理情報追加ビットが付与される。
従って、第3の実施形態によれば、データ記憶用ヒューズ素子部の複数のヒューズ素子を所定数ごとに細分して複数のヒューズセットを構成することで、論理反転単位を縮小しトータル切断本数を低減することを可能としている。換言すれば、論理反転効率を向上させ、実ヒューズ素子切断本数の低減化を更に図ることができる。
尚、以上述べた実施形態では、レーザービーム照射によってヒューズ素子を切断する例について説明したが、本発明はこれに限定されることなく、通常の配線幅よりも配線を細くしてその部分に大きな電流を流すことによって断線させたり、MOSトランジスタ等の半導体スイッチ素子のゲートに高電圧を印加することによってドレイン・ソース間の配線の切断若しくは絶縁膜の破壊を行う電気ヒューズ、を用いた場合にも同様な効果を得ることができる。
なお、以上述べた実施形態では、データ記憶用ヒューズ素子部21の複数のヒューズ素子には、DRAMのような半導体装置において、冗長セルのアドレスを決める際に必要な不良セルのアドレスを論理反転処理(反転又は非反転)して少ない切断本数でアドレスデータを記憶させるものについて説明しているが、本発明はこのような半導体記憶装置における不良セルのアドレス情報の記憶だけに限定されるものではなく、例えば、チップ自体が何処で何時作成されたものであるかといった、チップ自体の素性(トレース情報と言ってもよい)を示すデータや、チップ自体の特性を特定するようなデータをヒューズ素子切断/非切断処理によって複数のヒューズ素子にビット記憶する際にも適用することができる。従って、本発明によるヒューズラッチ回路は、データの種類によらずデータを記憶する際に利用することができ、その際の実ヒューズ素子切断本数を低減でき、ヒューズ素子切断工程におけるスループット及び歩留まりを向上させることができるものである。
14…ヒューズラッチ回路
21,21-1,21-2,21-3…データ記憶用ヒューズ素子部
21a,21-1a,21-2a,21-3a…ヒューズ素子
22,22-1,22-2,22-3…ラッチ回路部、
23,23-1,23-2,23-3…論理情報記憶用ヒューズ素子部
24,24A,24B-1,24B-2,24B-3…論理反転部
25,25A,25B-1,25B-2,25B-3…データ選択部
21,21-1,21-2,21-3…データ記憶用ヒューズ素子部
21a,21-1a,21-2a,21-3a…ヒューズ素子
22,22-1,22-2,22-3…ラッチ回路部、
23,23-1,23-2,23-3…論理情報記憶用ヒューズ素子部
24,24A,24B-1,24B-2,24B-3…論理反転部
25,25A,25B-1,25B-2,25B-3…データ選択部
Claims (5)
- 複数のヒューズ素子を備え、これら複数のヒューズ切断の有無によって、それぞれのヒューズ素子にデータをビット単位で記憶するデータ記憶用ヒューズ素子部と、
前記データ記憶用ヒューズ素子部の複数のヒューズ素子に対応した数のラッチ回路を備え、前記データ記憶用ヒューズ素子部に記憶した前記データをビット単位でラッチするラッチ回路部と、
前記ヒューズ素子に記憶したデータの出力論理を反転させるか否かの論理情報を、ヒューズ切断の有無によって記憶する論理情報記憶用ヒューズ素子部と、
前記ラッチ回路部を構成する複数のラッチ回路にビット単位でラッチされた前記データを入力し、その出力論理を反転してシリアル出力する論理反転部と、
前記ラッチ回路部にラッチされた前記データの出力論理を変えないでシリアル出力されるデータと、前記ラッチ回路部にラッチされた前記データの出力論理を前記論理反転部で反転してシリアル出力されるデータとのいずれか一方を、前記論理情報記憶用ヒューズ素子部に記憶した論理情報に応じて選択しシリアル出力するデータ選択部と、
を具備したことを特徴とするヒューズラッチ回路。 - 複数のヒューズ素子を備え、これら複数のヒューズ切断の有無によって、それぞれのヒューズ素子にデータをビット単位で記憶するデータ記憶用ヒューズ素子部と、
前記ヒューズ素子に記憶したデータの出力論理を反転させるか否かの論理情報を、ヒューズ切断の有無によって記憶する論理情報記憶用ヒューズ素子部と、
前記データ記憶用ヒューズ素子部を構成する複数のヒューズ素子に対応した数の論理反転回路を備え、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理をビット単位で反転してパラレル出力する論理反転部と、
前記データ記憶用ヒューズ素子部の複数のヒューズ素子に対応した数のデータ選択回路を備え、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理を変えないでパラレル出力されるデータと、前記データ記憶用ヒューズ素子部に記憶された前記データの出力論理を前記論理反転部で反転させてパラレル出力されるデータとのいずれか一方を、前記論理情報記憶用ヒューズ素子部に記憶した論理情報に応じて選択しパラレル出力するデータ選択部と、
前記データ選択部を構成する複数のデータ選択回路に対応した数のラッチ回路を備え、前記データ選択部から出力されるデータをビット単位でラッチしてパラレル及び/又はシリアル出力するラッチ回路部と、
を具備したことを特徴とするヒューズラッチ回路。 - 前記データ記憶用ヒューズ素子部を構成する複数のヒューズ素子を所定数ごとに細分して複数のヒューズセットを構成し、各ヒューズセットごとに前記論理情報記憶用ヒューズ素子部を設けたことを特徴とする請求項1又は2に記載のヒューズラッチ回路。
- 前記データ記憶用ヒューズ素子部及び前記論理情報記憶用ヒューズ素子部のヒューズ素子として、電気ヒューズを用いたことを特徴とする請求項1乃至3のいずれか1つに記載のヒューズラッチ回路。
- 請求項1乃至4のいずれか1つに記載のヒューズラッチ回路を有することを特徴とする半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074961A JP2007250125A (ja) | 2006-03-17 | 2006-03-17 | ヒューズラッチ回路及び半導体装置 |
US11/687,084 US20070217276A1 (en) | 2006-03-17 | 2007-03-16 | Fuse latch circuit, semiconductor device and semiconductor memory system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006074961A JP2007250125A (ja) | 2006-03-17 | 2006-03-17 | ヒューズラッチ回路及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250125A true JP2007250125A (ja) | 2007-09-27 |
Family
ID=38517666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006074961A Abandoned JP2007250125A (ja) | 2006-03-17 | 2006-03-17 | ヒューズラッチ回路及び半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070217276A1 (ja) |
JP (1) | JP2007250125A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200807425A (en) * | 2006-06-05 | 2008-02-01 | Renesas Tech Corp | Semiconductor device, unique ID of semiconductor device and method for verifying unique ID |
US8365044B2 (en) * | 2007-04-23 | 2013-01-29 | Agere Systems Inc. | Memory device with error correction based on automatic logic inversion |
JP5528747B2 (ja) * | 2009-09-11 | 2014-06-25 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置、救済アドレス情報書き込み装置及び救済アドレス情報の書き込み方法 |
US11081166B1 (en) * | 2020-08-21 | 2021-08-03 | Micron Technology, Inc. | Memory device random option inversion |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100519512B1 (ko) * | 1998-12-30 | 2005-11-25 | 주식회사 하이닉스반도체 | 앤티퓨즈를 이용한 저전력 칼럼 리페어 회로 |
JP3866451B2 (ja) * | 1999-06-24 | 2007-01-10 | Necエレクトロニクス株式会社 | 冗長プログラム回路及びこれを内蔵した半導体記憶装置 |
US6839298B2 (en) * | 2001-07-11 | 2005-01-04 | Infineon Technologies Aktiengesellschaft | Zero static power fuse cell for integrated circuits |
US6563745B1 (en) * | 2001-12-14 | 2003-05-13 | Matrix Semiconductor, Inc. | Memory device and method for dynamic bit inversion |
JP2003233999A (ja) * | 2002-02-07 | 2003-08-22 | Hitachi Ltd | 半導体集積回路及び半導体集積回路の製造方法 |
US6653711B1 (en) * | 2002-06-14 | 2003-11-25 | Texas Instruments Incorporated | Reducing fuse programming time for non-volatile storage of data |
-
2006
- 2006-03-17 JP JP2006074961A patent/JP2007250125A/ja not_active Abandoned
-
2007
- 2007-03-16 US US11/687,084 patent/US20070217276A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20070217276A1 (en) | 2007-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10403387B2 (en) | Repair circuit used in a memory device for performing error correction code operation and redundancy repair operation | |
US7405989B2 (en) | Electrical fuses with redundancy | |
US7362628B2 (en) | Semiconductor memory and redundancy repair method | |
KR20190107861A (ko) | 리던던시 영역을 리페어 하는 반도체 장치 | |
JP2010027192A (ja) | メモリの補修回路とそれを使用する疑似デュアルポートsram | |
JP2006268971A (ja) | 半導体記憶装置及びそのテスト方法 | |
US9847142B2 (en) | Semiconductor apparatus and repair method thereof | |
KR100287541B1 (ko) | 반도체 메모리 장치의 리던던시 디코더 인에이블회로 | |
JP2006185569A (ja) | 半導体記憶装置 | |
JP2007250125A (ja) | ヒューズラッチ回路及び半導体装置 | |
JP4891748B2 (ja) | 半導体集積回路およびそのテスト方法 | |
JP2005267817A (ja) | 半導体記憶装置と冗長救済アドレスの読出方法 | |
US6535436B2 (en) | Redundant circuit and method for replacing defective memory cells in a memory device | |
JP4641726B2 (ja) | 半導体記憶装置 | |
JPH06187794A (ja) | 高効率dram冗長回路 | |
US8116163B2 (en) | Semiconductor memory device | |
JP2008021373A (ja) | 半導体記憶装置、半導体記憶装置の製造方法 | |
KR20090058290A (ko) | 퓨즈 박스 및 그것을 포함하는 반도체 메모리 장치 | |
JP4519786B2 (ja) | 半導体記憶装置 | |
US6954399B2 (en) | Column repair circuit | |
JP2009123258A (ja) | 半導体記憶装置 | |
KR20060133602A (ko) | 저항성 브릿지 결함을 검출하는 방법 | |
US6813200B2 (en) | Circuit configuration for reading out a programmable link | |
KR100772092B1 (ko) | 반도체 메모리 장치 | |
JP2005056553A (ja) | 集積回路を試験するための方法および装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080731 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20080828 |