KR20200101651A - 메모리 및 메모리의 동작 방법 - Google Patents

메모리 및 메모리의 동작 방법 Download PDF

Info

Publication number
KR20200101651A
KR20200101651A KR1020190019769A KR20190019769A KR20200101651A KR 20200101651 A KR20200101651 A KR 20200101651A KR 1020190019769 A KR1020190019769 A KR 1020190019769A KR 20190019769 A KR20190019769 A KR 20190019769A KR 20200101651 A KR20200101651 A KR 20200101651A
Authority
KR
South Korea
Prior art keywords
memory
data
word lines
level
redundancy
Prior art date
Application number
KR1020190019769A
Other languages
English (en)
Inventor
백우현
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020190019769A priority Critical patent/KR20200101651A/ko
Priority to US16/596,368 priority patent/US20200265916A1/en
Priority to CN201911271903.2A priority patent/CN111599392B/zh
Publication of KR20200101651A publication Critical patent/KR20200101651A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories
    • G11C29/883—Masking faults in memories by using spares or by reconfiguring with partially good memories using a single defective memory device with reduced capacity, e.g. half capacity
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

노멀 워드라인들과 리던던시 워드라인들을 포함하는 메모리의 동작 방법은, 액티브 커맨드와 함께 어드레스 및 데이터를 수신하는 단계; 상기 데이터의 일부 비트가 제1레벨임을 확인하는 단계; 및 상기 데이터의 일부 비트가 상기 제1레벨임을 확인한 것에 응답해, 상기 데이터의 나머지 비트를 디코딩해 상기 리던던시 워드라인들 중 하나를 활성화하는 단계를 포함할 수 있다.

Description

메모리 및 메모리의 동작 방법 {MEMORY AND OPERATION METHOD OF MEMORY}
본 특허 문헌은 메모리에 관한 것으로, 보다 구체적으로는 메모리의 리페어와 관련된 것이다.
반도체 메모리 산업 초기에는 반도체 제조 프로세스를 통과한 메모리 칩에서 불량 메모리 셀이 하나도 존재하지 않는 오리지날 굿 다이(original good die)가 웨이퍼(wafer) 상에 다수 분포했다. 그러나 메모리의 용량이 점차로 증가하면서 불량 메모리 셀이 하나도 존재하지 않는 메모리를 만드는 것이 어려워졌으며, 현재에는 이러한 메모리가 제조될 확률은 없다고 봐도 무방하다. 이러한 상황을 타개하기 위한 방편으로 메모리 내에 리던던시 메모리 셀들을 구비하고 불량 셀들을 리던던시 메모리 셀들로 대체하는 리페어 방법이 사용되고 있다.
일반적으로 메모리의 웨이퍼 제조 공정이 완료되면 메모리 셀의 정상 여부를 판단하기 위한 테스트를 하게 된다. 테스트 후 결함이 발생된 메모리 셀은 리페어 동작을 통해 웨이퍼 상태에서 리페어용 메모리 셀로 대체된다. 이는 웨이퍼 상태에서 리페어가 진행되는 노멀 리페어이다. 메모리가 패키징된 후 진행되는 포스트 패키지 리페어(PPR: Post Package Repair)가 있는데, 포스트 패키지 리페어 기술을 이용해 웨이퍼 상태에서는 발견되지 않았지만 패키징 이후 및 유저(user)의 메모리 장치 사용 중에 발생하는 불량 메모리 셀을 리페어하는 것이 가능하다.
포스트 패키지 리페어(PPR)에는 하드 포스트 패키지 리페어(Hard PPR)와 소프트 포스트 패키지 리페어(Soft PPR)가 있다. 하드 포스트 패키지 리페어(Hard PPR)는 한번 리페어하면 리페어의 효과가 영구적으로 지속되는 포스트 패키지 리페어를 의미한다. 소프트 포스트 패키지 리페어(Soft PPR)는 메모리의 전원이 공급되지 않으면 리페어의 효과가 사라지는 일시적인 포스트 패키지 리페어를 의미한다. 예를 들어, 특정 메모리 셀 X을 리던던시 메모리 셀 Y로 대체하기 위해 하드 리페어 동작을 수행했다면 메모리 셀 X는 영구적으로 리던던시 메모리 셀 Y로 대체되지만, 메모리 셀 X를 리던던시 메모리 셀 Y로 대체하기 위해 소프트 리페어 동작을 수행했다면 메모리 셀 X에 대한 리페어 동작은 메모리 장치에 전원이 새로 공급될 때마다 수행되어야 한다.
종래의 하드 포스트 패키지 리페어 및 소프트 포스트 패키지 리페어는 퓨즈 개수의 제한 및 래치 개수의 제한으로 리페어 가능한 개수가 제한되어 있다. 또한, 포스트 패키지 리페어 모드를 진입해 리페어할 주소를 입력하고 다시 포스트 패키지 리페어 모드를 탈출해야 하는 등 복잡한 절차를 거쳐야 한다.
본 발명의 실시예들은, 리던던시 워드라인들을 제한 없이 쉽게 억세스 가능한 기술을 제공할 수 있다.
본 발명의 일실시예에 따른 메모리의 동작 방법은, 노멀 워드라인들과 리던던시 워드라인들을 포함하는 메모리의 동작 방법에 있어서, 액티브 커맨드와 함께 어드레스 및 데이터를 입력받는 단계; 상기 데이터의 일부 비트가 제1레벨임을 확인하는 단계; 및 상기 데이터의 일부 비트가 상기 제1레벨임을 확인한 것에 응답해, 상기 데이터의 나머지 비트를 디코딩해 상기 리던던시 워드라인들 중 하나를 활성화하는 단계를 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리의 동작 방법은, 노멀 워드라인들과 리던던시 워드라인들을 포함하는 메모리의 동작 방법에 있어서, 액티브 커맨드와 함께 어드레스, 데이터 및 플래그 신호를 입력받는 단계; 상기 플래그 신호가 제1레벨임을 확인하는 단계; 및 상기 플래그 신호가 상기 제1레벨임을 확인한 것에 응답해, 상기 데이터를 디코딩해 상기 리던던시 워드라인들 중 하나를 활성화하는 단계를 포함할 수 있다.
본 발명의 일실시예에 따른 메모리는, 노멀 워드라인들; 리던던시 워드라인들; 리던던시 워드라인을 억세스하기로 결정된 경우에, 데이터를 디코딩해 상기 리던던시 워드라인들 중 하나를 활성화하는 리던던시 디코더; 및 노멀 워드라인을 억세스하기로 결정된 경우에, 어드레스를 디코딩해 상기 노멀 워드라인들 중 하나를 활성화하는 노멀 디코더를 포함할 수 있다.
본 발명의 실시예들은, 메모리의 리던던시 워드라인들을 제한 없이 쉽게 억세스 가능하게 할 수 있다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도.
도 2는 메모리 시스템(100)의 동작 방법을 도시한 도면.
이하, 본 발명이 속하는 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 메모리 시스템(100)의 구성도이다.
도 1을 참조하면, 메모리 시스템(100)은, 메모리 콘트롤러(110)와 메모리(120)를 포함할 수 있다.
메모리 콘트롤러(110)는 메모리(120)를 제어할 수 있다. 메모리 콘트롤러(110)는 커맨드(CMD)와 어드레스(ADD)를 메모리(120)로 인가해 메모리(120)의 동작을 제어하고, 메모리(120)와 데이터(DATA)를 주고 받을 수 있다.
메모리(120)는 커맨드 수신 회로(121), 어드레스 수신 회로(122), 데이터 송수신 회로(123), 커맨드 디코더(124), 노멀 디코더(125), 리던던시 디코더(126), 노멀 워드라인들(WL_0~WL_N) 및 리던던시 워드라인들(RWL_0~RWL_M)을 포함할 수 있다. 메모리(120)는 이 이외에도 수많은 구성들을 포함할 수 있지만, 여기서는 노멀 워드라인들(WL_0~WL_N) 및 리던던시 워드라인들(RWL_0~RWL_M)의 억세스와 관련된 구성들만을 도시했다.
커맨드 수신 회로(121)는 메모리 콘트롤러(110)로부터 커맨드(CMD)를 수신할 수 있으며, 어드레스 수신 회로(122)는 메모리 콘트롤러(110)로부터 어드레스(ADD)를 수신할 수 있다. 커맨드(CMD)와 어드레스(ADD) 각각은 멀티 비트의 신호들을 포함할 수 있다. 데이터 송수신 회로(123)는 메모리 콘트롤러(110)로부터 전달되는 데이터(DATA)를 수신하거나 메모리 콘트롤러(110)로 데이터(DATA)를 송신할 수 있다. DQ<0:15>는 16개의 데이터 패드로 수신된 데이터를 나타낼 수 있다. 예를 들어, DQ<0>는 0번 데이터 패드로 수신된 데이터를 나타내고, DQ<3>는 3번 데이터 패드로 수신된 데이터를 나타낼 수 있다.
커맨드 디코더(124)는 커맨드 수신 회로(121)를 통해 수신된 커맨드(CMD)를 디코딩해 내부 커맨드 신호들을 생성할 수 있다. 내부 커맨드 신호들에는 리드(read) 신호, 라이트(write) 신호, 액티브(active) 신호(ACT), 프리차지(precharge) 신호 등이 있을 수 있다. 여기서는 본 발명과 직접적인 관련이 있는 액티브 신호만을 도시했다. 액티브 신호는 커맨드(CMD)에 의해 액티브 동작이 지시된 경우에 활성화되는 내부 커맨드 신호일 수 있다.
노멀 워드라인들(WL_0~WL_N)은 일반적인 워드라인들을 의미한다. 여기서는 리던던시 워드라인들(RWL_0~RWL_M)과의 구별을 위해 노멀 이라는 명칭을 병기했다. 노멀 워드라인들(WL_0~WL_N) 각각에는 다수개의 노멀 메모리 셀들이 연결될 수 있다. 여기서는 노멀 워드라인들(WL_0~WL_N)이 한 영역에 모여있는 것으로 도시하였으나, 메모리(120)에서 노멀 워드라인들(WL_0~WL_N)이 다수개의 뱅크들과 같은 여러 영역들에 분산되어 배치될 수 있다.
리던던시 워드라인들(RWL_0~RWL_M)은 노멀 워드라인들(WL_0~WL_N)의 불량시에 이를 대체하기 위한 워드라인들일 수 있다. 리던던시 워드라인들(RWL_0~RWL_M) 각각에는 다수개의 리던던시 메모리 셀들이 연결될 수 있다. 여기서는 리던던시 워드라인들(RWL_0~RWL_M)이 한 영역에 모여있는 것으로 도시하였으나, 메모리(120)에서 리던던시 워드라인들(RWL_0~RWL_M)이 다수개의 뱅크들과 같은 여러 영역들에 분산되어 배치될 수 있다. 리던던시 워드라인들(RWL_0~RWL_M)의 개수는 노멀 워드라인들(WL_0~WL_N)의 개수보다는 적을 수 있다.
노멀 디코더(125)는 액티브 신호(ACT)의 활성화시에, 즉 커맨드(CMD)에 의해 액티브 동작이 지시되면, 어드레스(ADD)를 디코딩해 노멀 워드라인들(WL_0~WL_N) 중 하나를 활성화할 수 있다. 어드레스(ADD)에는 액티브 대상 뱅크를 선택하기 위한 뱅크(bank) 어드레스 및 선택된 뱅크 내에서 활성화될 노멀 워드라인을 선택하기 위한 로우(row) 어드레스가 포함될 수 있다. 노멀 디코더(125)는 액티브 동작을 지시한 커맨드(CMD)와 함께 입력된 0번 데이터 패드의 데이터(DQ<0>)의 레벨이 로우 레벨인 경우에 활성화되고 액티브 동작을 지시한 커맨드(CMD)와 함께 입력된 0번 데이터 패드의 데이터(DQ<0>)의 레벨이 하이 레벨인 경우에는 비활성화될 수 있다.
리던던시 디코더(126)는 액티브 신호(ACT)의 활성화시에, 데이터(DQ<1:13)를 디코딩해 리던던시 워드라인들(RWL_0~RWL_M) 중 하나를 활성화할 수 있다. 리던던시 디코더(126)는 액티브 동작을 지시한 커맨드(CMD)와 함께 입력된 0번 데이터 패드의 데이터(DQ<0>)의 레벨이 하이 레벨인 경우에 활성화되고 액티브 동작을 지시한 커맨드(CMD)와 함께 입력된 0번 데이터 패드의 데이터(DQ<0>)의 레벨이 로우 레벨인 경우에는 비활성화될 수 있다.
하기의 표 1은 액티브 커맨드와 함께 입력된 데이터(DQ<0:13>)에 어떠한 정보가 포함되는지를 나타낸다. 데이터(DQ<14:15>)는 리던던시 디코더(126)에 의해서는 사용되지 않을 수 있다.
Bank Group Bank Quarter RWL Select Bit Enable
DQ<13> DQ<12> DQ<11> DQ<10> DQ<9> DQ<8> DQ<7> DQ<6> DQ<5> DQ<4> DQ<3> DQ<2> DQ<1> DQ<0>
액티브 커맨드와 함께 입력된 데이터 중 DQ<0>는 노멀 디코더(125)와 리던던시 디코더(126) 중 활성화할 디코더를 선택하기 위해 사용될 수 있다. 즉, DQ<0>이 로우 레벨이면 노멀 워드라인들(WL_0~WL_N) 중 하나가 활성화될 수 있으며, DQ<0>이 하이 레벨이면 리던던시 워드라인들(RWL_0~RWL_M) 중 하나가 활성화될 수 있다. 여기서는 DQ<0>가 노멀 디코더(125)와 리던던시 디코더(126) 중 활성화할 디코더를 선택하기 위해 사용된 것을 예시했지만, DQ<0>가 아닌 별도의 플래그 신호가 액티브 커맨드와 함께 메모리 콘트롤러(110)로부터 메모리(120)로 전달되고 플래그 신호의 레벨에 따라 노멀 디코더(125)와 리던던시 디코더(126) 중 활성화할 디코더를 선택하기 위해 사용될 수도 있다.
DQ<12:13>은 활성화할 리던던시 워드라인이 포함된 뱅크 그룹을 선택하기 위해서 사용될 수 있으며, DQ<10:11>은 선택된 뱅크 그룹 내에서 뱅크를 선택하기 위해 사용될 수 있다. DQ<8:9>는 선택된 뱅크 내에서의 영역, 이를 quarter라고 함, 을 선택하기 위해 사용될 수 있다. 또한, DQ<1:7>은 선택된 뱅크 내에서의 선택된 영역에서 활성화할 리던던시 워드라인을 선택하기 위해 사용될 수 있다.
도 2는 메모리 시스템(100)의 동작 방법을 도시한 도면이다.
도 2를 참조하면, 메모리 콘트롤러(110)로부터 메모리(120)로 액티브 커맨드(CMD)와 함께 어드레스(ADD) 및 데이터(DATA)가 전송될 수 있다(201). 기존의 메모리 시스템에서는 액티브 동작시에 액티브 커맨드와 함께 어드레스만이 메모리 콘트롤러로부터 메모리로 전송되었는데, 본 발명에서는 어드레스(ADD)뿐만이 아니라 데이터(DATA)도 메모리 콘트롤러(110)로부터 메모리(120)로 전송되는 것이 주요 차이점일 수 있다. 어드레스(ADD)와 데이터(DATA)는 액티브 동작을 지시하는 커맨드(CMD)와 동시에 메모리 콘트롤러(110)로부터 메모리(120)로 전달될 수 있다.
메모리(120)는 액티브 커맨드와 함께 수신된 데이터(DATA)의 일부 비트인 DQ<0>의 레벨을 확인할 수 있다(203). DQ<0>의 레벨이 로우인 경우에는 노멀 워드라인들(WL<0:N>) 중 하나가 활성화되도록 결정되고, DQ<0>의 레벨이 하이인 경우에는 리던던시 워드라인들(RWL<0:M>) 중 하나가 활성화되도록 결정될 수 있다. 여기서는 DQ<0>이 노멀 워드라인들(WL<0:N>)과 리던던시 워드라인들(RWL<0:M>) 중 어느 워드라인들을 억세스할 것인가를 결정하기 위한 신호로 사용되는 것을 예시했지만, 이와는 다른 플래그 신호가 노멀 워드라인들(WL<0:N>)과 리던던시 워드라인들(RWL<0:M>) 중 억세스될 워드라인을 결정하기 위해 사용될 수도 있다.
DQ<0>의 레벨이 로우인 경우(203에서 L), 노멀 디코더(125)가 활성화되고, 노멀 디코더(125)는 어드레스(ADD)를 디코딩해 노멀 워드라인들(WL_0~WL_N) 중 하나를 활성화할 수 있다(205).
DQ<0>의 레벨이 하이인 경우(203에서 H), 리던던시 디코더(126)가 활성화되고, 리던던시 디코더(126)는 데이터(DQ<1:13>)를 디코딩해 리던던시 워드라인들(RWL_0~RWL_M) 중 하나를 활성화할 수 있다(207).
도 2를 참조하면, 액티브 동작을 지시하는 커맨드(CMD)와 함께 어드레스(ADD) 뿐만이 아니라 데이터(DATA)를 메모리(120)로 전달하는 것에 의해, 노멀 워드라인들(WL_0~WL_N) 및 리던던시 워드라인들(RWL_0~RWL_M) 중 하나를 온 더 플라이(on the fly) 방식으로 자유롭게 억세스하는 것이 가능할 수 있다. 게다가 리던던시 워드라인들(RWL_0~RWL_M)을 억세스하는데 있어서 래치 등의 추가적인 회로를 필요로하지 않으므로, 리던던시 워드라인들(RWL_0~RWL_M) 전체를 제한 없이 억세스할 수 있다는 장점이 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 메모리 시스템
110: 메모리 콘트롤러
120: 메모리

Claims (8)

  1. 노멀 워드라인들과 리던던시 워드라인들을 포함하는 메모리의 동작 방법에 있어서,
    액티브 커맨드와 함께 어드레스 및 데이터를 수신하는 단계;
    상기 데이터의 일부 비트가 제1레벨임을 확인하는 단계; 및
    상기 데이터의 일부 비트가 상기 제1레벨임을 확인한 것에 응답해, 상기 데이터의 나머지 비트를 디코딩해 상기 리던던시 워드라인들 중 하나를 활성화하는 단계
    를 포함하는 메모리의 동작 방법.
  2. 제 1항에 있어서,
    상기 액티브 커맨드, 상기 어드레스 및 상기 데이터를 다시 수신하는 단계;
    상기 다시 수신하는 단계에서 입력받은 데이터의 일부 비트가 제2레벨임을 확인하는 단계; 및
    상기 다시 수신하는 단계에서 입력받은 데이터의 일부 비트가 제2레벨임을 확인한 것에 응답해, 상기 어드레스를 디코딩해 상기 노멀 워드라인들 중 하나를 활성화하는 단계
    를 더 포함하는 메모리의 동작 방법.
  3. 노멀 워드라인들과 리던던시 워드라인들을 포함하는 메모리의 동작 방법에 있어서,
    액티브 커맨드와 함께 어드레스, 데이터 및 플래그 신호를 수신하는 단계;
    상기 플래그 신호가 제1레벨임을 확인하는 단계; 및
    상기 플래그 신호가 상기 제1레벨임을 확인한 것에 응답해, 상기 데이터를 디코딩해 상기 리던던시 워드라인들 중 하나를 활성화하는 단계
    를 포함하는 메모리의 동작 방법.
  4. 제 3항에 있어서,
    상기 액티브 커맨드, 상기 어드레스, 상기 데이터 및 상기 플래그 신호를 다시 수신하는 단계;
    상기 다시 수신하는 단계에서 입력받은 플래그 신호가 제2레벨임을 확인하는 단계; 및
    상기 다시 수신하는 단계에서 입력받은 플래그 신호가 제2레벨임을 확인한 것에 응답해, 상기 어드레스를 디코딩해 상기 노멀 워드라인들 중 하나를 활성화하는 단계
    를 더 포함하는 메모리의 동작 방법.
  5. 노멀 워드라인들;
    리던던시 워드라인들;
    리던던시 워드라인을 억세스하기로 결정된 경우에, 데이터를 디코딩해 상기 리던던시 워드라인들 중 하나를 활성화하는 리던던시 디코더; 및
    노멀 워드라인을 억세스하기로 결정된 경우에, 어드레스를 디코딩해 상기 노멀 워드라인들 중 하나를 활성화하는 노멀 디코더
    를 포함하는 메모리.
  6. 제 5항에 있어서,
    상기 메모리는
    액티브 동작시에 액티브 커맨드와 상기 어드레스 및 상기 데이터를 수신하는
    메모리.
  7. 제 6항에 있어서,
    상기 데이터의 일부 비트가 제1레벨인 경우에 상기 리던던시 워드라인을 억세스하도록 결정되고, 상기 일부 비트가 제2레벨인 경우에 상기 노멀 워드라인을 억세스하기로 결정되는
    메모리.
  8. 제 6항에 있어서,
    상기 메모리는 상기 액티브 동작시에 플래그 신호를 더 수신하고,
    상기 플래그 신호가 제1레벨인 경우에 상기 리던던시 워드라인을 억세스하도록 결정되고, 상기 플래그 신호가 제2레벨인 경우에 상기 노멀 워드라인을 억세스하기로 결정되는
    메모리.
KR1020190019769A 2019-02-20 2019-02-20 메모리 및 메모리의 동작 방법 KR20200101651A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190019769A KR20200101651A (ko) 2019-02-20 2019-02-20 메모리 및 메모리의 동작 방법
US16/596,368 US20200265916A1 (en) 2019-02-20 2019-10-08 Memory and operation method thereof
CN201911271903.2A CN111599392B (zh) 2019-02-20 2019-12-12 存储器及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190019769A KR20200101651A (ko) 2019-02-20 2019-02-20 메모리 및 메모리의 동작 방법

Publications (1)

Publication Number Publication Date
KR20200101651A true KR20200101651A (ko) 2020-08-28

Family

ID=72042403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190019769A KR20200101651A (ko) 2019-02-20 2019-02-20 메모리 및 메모리의 동작 방법

Country Status (3)

Country Link
US (1) US20200265916A1 (ko)
KR (1) KR20200101651A (ko)
CN (1) CN111599392B (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0119888B1 (ko) * 1994-04-11 1997-10-30 윤종용 반도체 메모리장치의 결함구제방법 및 그 회로
JPH09180492A (ja) * 1995-12-26 1997-07-11 Sony Corp 半導体記憶装置
JP2002015593A (ja) * 2000-06-27 2002-01-18 Toshiba Corp 半導体記憶装置
JP2006179124A (ja) * 2004-12-22 2006-07-06 Renesas Technology Corp 半導体記憶装置
JP4607685B2 (ja) * 2005-06-30 2011-01-05 富士通セミコンダクター株式会社 半導体メモリ
TWI408697B (zh) * 2009-08-05 2013-09-11 Etron Technology Inc 記憶體裝置與記憶體控制方法
KR101114244B1 (ko) * 2010-01-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR20160011021A (ko) * 2014-07-21 2016-01-29 에스케이하이닉스 주식회사 메모리 장치
KR20180068095A (ko) * 2016-12-13 2018-06-21 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 시스템

Also Published As

Publication number Publication date
CN111599392A (zh) 2020-08-28
US20200265916A1 (en) 2020-08-20
CN111599392B (zh) 2024-03-19

Similar Documents

Publication Publication Date Title
US9575835B2 (en) Error correction in a memory device
US6269035B1 (en) Circuit and method for a multiplexed redundancy scheme in a memory device
US20140013183A1 (en) Memory devices with selective error correction code
KR100756258B1 (ko) 반도체 메모리
JP2009176384A (ja) 半導体記憶装置
US11450396B2 (en) Semiconductor memory devices and methods of operating semiconductor memory devices
US7359260B2 (en) Repair of memory cells
KR20210157862A (ko) 메모리, 메모리 시스템 및 메모리 시스템의 동작 방법
TWI823913B (zh) 半導體記憶元件、記憶系統與替換半導體記憶元件的方法
KR100343916B1 (ko) 반도체 메모리의 리던던시 회로
KR20010077953A (ko) 반도체 집적 회로
US20160372166A1 (en) Input/output circuit and input/output device including the same
US20140181456A1 (en) Memory, memory controller, memory system including the memory and the memory controller, and operating method of the memory system
US20180374524A1 (en) Address control circuit and semiconductor device including the same
KR20200101651A (ko) 메모리 및 메모리의 동작 방법
US10032523B2 (en) Memory device including extra capacity and stacked memory device including the same
JP3409056B2 (ja) 半導体記憶装置およびそれを用いたシステム
KR20210122455A (ko) 반도체 메모리 장치
KR20190114701A (ko) 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
KR20200132035A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US20240029808A1 (en) Semiconductor memory devices and memory systems including the same
KR102669502B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11763909B2 (en) Memory and operation method of memory
US11928026B2 (en) Memory and operation method of memory
KR102635260B1 (ko) 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal