CN117198371A - 一种三维芯片、修复方法及电子设备 - Google Patents
一种三维芯片、修复方法及电子设备 Download PDFInfo
- Publication number
- CN117198371A CN117198371A CN202210612228.0A CN202210612228A CN117198371A CN 117198371 A CN117198371 A CN 117198371A CN 202210612228 A CN202210612228 A CN 202210612228A CN 117198371 A CN117198371 A CN 117198371A
- Authority
- CN
- China
- Prior art keywords
- chip
- unit
- target
- memory
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 48
- 230000008439 repair process Effects 0.000 claims description 47
- 238000012360 testing method Methods 0.000 claims description 18
- 230000004044 response Effects 0.000 claims description 13
- 235000012431 wafers Nutrition 0.000 description 47
- 230000008569 process Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 10
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
才本申请公开一种三维芯片、修复方法及电子设备,涉及芯片技术领域,能够提高存储器芯片产品的良品率。一种三维芯片,包括:至少两个存储芯片单元,至少一个所述存储芯片单元内设置有冗余存储单元;逻辑芯片单元,所述逻辑芯片单元包括控制模块,所述控制模块用于控制目标冗余存储单元替换目标失效存储单元,其中,至少部分所述目标冗余存储单元与至少部分所述目标失效存储单元设置于不同的所述存储芯片单元内。
Description
技术领域
本申请涉及芯片技术领域,尤其涉及一种三维芯片、修复方法及电子设备。
背景技术
在3D IC技术中,当多片存储器晶圆进行3D堆叠后,若同一个位置的垂直方向上的多颗存储器芯片中的某一颗存储器芯片在其晶圆级测试时被判断为失效芯片,则该位置垂直方向上的所有存储器芯片都会被当作失效产品处理。
因此,现有的3D IC的存储器芯片的产品良品率较低。
发明内容
本申请实施例提供一种三维芯片、修复方法及电子设备,能够提高存储器芯片产品的良品率。
本申请实施例的第一方面,提供一种三维芯片,包括:
至少两个存储芯片单元,至少一个所述存储芯片单元内设置有冗余存储单元;
逻辑芯片单元,所述逻辑芯片单元包括控制模块,所述控制模块用于控制目标冗余存储单元替换目标失效存储单元,其中,至少部分所述目标冗余存储单元与至少部分所述目标失效存储单元设置于不同的所述存储芯片单元内。
在一些实施方式中,所述逻辑芯片单元还包括:
修复信息提供模块,所述修复信息提供模块连接所述控制模块,用于向所述控制模块提供所述目标失效存储单元的信息和所述目标冗余存储单元的信息,其中,所述目标失效存储单元的信息和所述目标冗余存储单元的信息是基于修复策略、所有的失效存储单元的信息以及所有的冗余存储单元的信息得到的。
在一些实施方式中,所述修复信息提供模块包括一次性可编程存储器和/或非易失存储器。
在一些实施方式中,所述逻辑芯片单元还包括:
信息译码器,所述信息译码器与所述控制模块电连接,所述信息译码器用于对所述目标存储单元的信息以及所述目标冗余存储单元的信息进行地址译码,以及判断所述目标失效存储单元和所述目标冗余存储单元是否存在。
在一些实施方式中,所述存储芯片单元还包括:
行列译码器,所述行列译码器的输入端与所述信息译码器电连接,所述行列译码器的输出端与所述存储芯片单元内所有的存储单元和所有的所述冗余存储单元电连接。
在一些实施方式中,所述存储芯片单元还包括:
选择状态模块,所述选择状态模块与所述控制模块电连接,相邻的所述存储芯片单元的所述选择状态模块电连接;
所述选择状态模块用于根据所属所述存储芯片单元中是否存在被替换的失效存储单元,以及所属所述存储芯片单元内是否存在用于替换所述失效存储单元的所述冗余存储单元,以进行选中或未选中的状态切换。
本申请实施例的第二方面,提供一种三维芯片的修复方法,所述三维芯片包括三维堆叠的逻辑芯片单元和至少两个存储芯片单元,所述修复方法包括:
确定所述三维芯片内的存储芯片单元内是否存在失效存储单元;
响应于所述存储芯片单元内存在所述失效存储单元,确定目标失效存储单元和目标冗余存储单元,其中,所述目标冗余存储单元是未替换所述失效存储单元的所述冗余存储单元,至少部分所述目标冗余存储单元与至少部分所述目标失效存储单元设置于不同的所述存储芯片单元内;
利用逻辑芯片单元内的控制模块,控制所述目标冗余存储单元替换所述目标失效存储单元。
在一些实施方式中,所述确定所述目标冗余存储单元,包括:
查找所述目标失效存储单元所属的所述存储芯片单元内是否存在未替换所述失效存储单元的所述冗余存储单元;
响应于所述目标失效存储单元所属的所述存储芯片单元内不存在未替换所述失效存储单元的所述冗余存储单元,确定所述目标失效存储单元所属的所述存储芯片单元之外的存储芯片单元上的未替换的所述冗余存储单元为所述目标冗余存储单元。
在一些实施方式中,所述确定所述目标冗余存储单元,包括:
确定距离所述目标失效存储单元最近的未替换的所述冗余存储单元为所述目标冗余存储单元。
在一些实施方式中,所述三维芯片的修复方法,还包括:
基于存储访问指令,确定所述存储访问指令对应访问的目标存储单元是否被替换;
响应于所述目标存储单元被替换,确定替换所述目标存储单元的所述冗余存储单元的地址为目标访问地址;
基于所述存储访问指令,根据所述目标访问地址,执行存储访问操作。
本申请实施例的第三方面,提供一种电子设备,包括:
如第一方面所述的三维芯片。
在一些实施方式中,所述电子设备,还包括:
外部非易失存储器,所述外部非易失存储器用于向控制模块提供封装后失效存储单元的信息和目标冗余存储单元的信息,其中,所述封装后失效存储单元是通过对封装后的所述三维芯片进行测试得到的失效存储单元。
针对现有技术存在的问题,本申请实施例提供的三维芯片、修复方法及电子设备,通过在逻辑芯片单元内设置控制模块,控制模块可以控制同一个存储芯片单元内的冗余存储单元替换失效存储单元,或者冗余存储单元替换属于不同芯片单元的失效存储单元,可以实现冗余存储单元跨芯片单元替换失效存储单元,进而在某个存储芯片单元上的冗余存储单元难以满足该存储芯片单元的失效存储单元的替换时,可以调用其他存储芯片单元上的冗余存储单元进行失效存储单元的替换,可以避免因冗余存储单元的数量不足导致失效芯片的产生,进而可以提高三维芯片的产品良率。
附图说明
图1为本申请实施例提供的一种三维芯片的示意性结构框图;
图2为本申请实施例提供的另一种三维芯片的示意性结构框图;
图3为本申请实施例提供的又一种三维芯片的示意性结构框图;
图4为本申请实施例提供的再一种三维芯片的示意性结构框图;
图5为本申请实施例提供的一种三维芯片的修复方法的示意性流程图;
图6为本申请实施例提供的一种电子设备的示意性结构框图。
具体实施方式
为了更好的理解本说明书实施例提供的技术方案,下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明,应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明,而不是对本说明书技术方案的限定,在不冲突的情况下,本说明书实施例以及实施例中的技术特征可以相互组合。
在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
在3D IC技术中,当多片存储器晶圆进行3D堆叠后,若同一个位置的垂直方向上的多颗存储器芯片中的某一颗存储器芯片在其晶圆级测试时被判断为失效芯片,则该位置垂直方向上的所有存储器芯片都会被当作失效产品处理。因此,现有的3D IC的存储器芯片的产品良品率较低。
有鉴于此,本申请实施例提供一种三维芯片、修复方法及电子设备,能够提高存储器芯片产品的良品率。
本申请实施例的第一方面,提供一种三维芯片,本申请实施例提供的三维芯片,包括:至少两个存储芯片单元,至少一个存储芯片单元内设置有冗余存储单元;逻辑芯片单元,逻辑芯片单元包括控制模块,控制模块用于控制目标冗余存储单元替换目标失效存储单元,其中,至少部分目标冗余存储单元与至少部分目标失效存储单元设置于不同的存储芯片单元内。每个存储芯片单元内还设置有存储单元,多个存储单元可以形成有存储阵列,存储单元可以存储数据,冗余存储单元可以用于替换失效存储单元,以实现对失效存储单元的修复,替换过程即构成修复操作过程。目标冗余存储单元可以是当前修复操作中需要用到的冗余存储单元,目标失效存储单元可以是当前修复操作中被替换的失效存储单元,目标冗余存储单元和目标失效存储单元的数量可以是一一对应的,在一次修复操作过程中,被同时以替换的方式修复的目标失效存储单元可以是多个,本申请实施例不作具体限定。三维芯片内的所有冗余存储单元可以均设置于同一个存储芯片单元内、部分存储芯片单元内设置有冗余存储单元、或每个存储芯片单元内均设置有冗余存储单元。控制模块可以实现属于同一个存储芯片单元内的冗余存储单元替换失效存储单元,或者冗余存储单元替换属于不同芯片单元的失效存储单元,即控制模块可以实现冗余存储单元跨芯片单元替换失效存储单元。
示例性的,图1为本申请实施例提供的一种三维芯片的示意性结构框图。如图1所示,本申请实施例提供的三维芯片包括逻辑芯片单元100和至两个存储芯片单元200,两个存储芯片单元分别为第一存储芯片单元210和第二存储芯片单元220。逻辑芯片单元100内设置有控制模块110,多个冗余存储单元可以构成冗余阵列201,冗余阵列201设置在第一存储芯片单元210内,需要说明的是冗余阵列201还可以设置在第二存储芯片单元220内,或者第一存储芯片单元210内和第二存储芯片单元220内均设置有冗余阵列201,另外,目标冗余存储单元可以均位于第一存储芯片单元210内、均位于第二存储芯片单元220内或部分目标冗余存储单元位于第一存储芯片单元210,部分目标冗余存储单元位于第二存储芯片单元220内,本申请实施例不作具体限定。图1只是示意性的,本申请实施例提供的三维芯片还可以包括更多的存储芯片单元,本申请实施例不作具体限定。
现有技术中,受限于自身存储器芯片中冗余存储器单元容量的大小以及良品率的限制,当通过晶圆测试检测良好的冗余存储单元已经不足以替换当前存储器芯片内的失效的存储单元时,该DRAM(Dynamic Random Access Memory,动态随机存取存储器)芯片就被判断为失效芯片。当多片存储器晶圆进行3D堆叠后,若同一个位置的垂直方向上的多颗存储器芯片中的某一颗存储器芯片在其晶圆级测试时被判断为失效芯片,则该位置垂直方向上的所有存储器芯片都会被当作失效产品处理。因此,现有的存储器芯片产品,在晶圆测试时都只能通过使用芯存储器芯片内部的冗余存储单元以替换的方式修复自身芯片单元的失效存储单元,难以实现跨芯片对失效存储单元的修复,则现有的存储器芯片产品的良品率较低。随着3D IC(三维芯片)的技术发展,由于冗余存储单元难以实现跨芯片的替换失效存储单元,且考虑到存储芯片单元的容量需求,用于设置冗余存储单元的空间较为有限,当某个芯片上的冗余存储单元难以满足该芯片上失效存储单元的修复能力则形成失效芯片,若同一个位置的垂直方向上的多颗存储器芯片中的某一颗存储器芯片在其晶圆级测试时被判断为失效芯片,则该位置垂直方向上的所有存储器芯片都会被当作失效产品处理,使得三维芯片的良品率较低。
针对现有技术存在的问题,本申请实施例提供的三维芯片,通过在逻辑芯片单元100内设置控制模块110,控制模块110可以控制同一个存储芯片单元内的冗余存储单元替换失效存储单元,或者冗余存储单元替换属于不同芯片单元的失效存储单元,可以实现冗余存储单元跨芯片单元替换失效存储单元,进而在某个存储芯片单元上的冗余存储单元难以满足该存储芯片单元的失效存储单元的替换时,可以调用其他存储芯片单元上的冗余存储单元进行失效存储单元的替换,可以避免因冗余存储单元的数量不足导致失效芯片的产生,进而可以提高三维芯片的产品良率。
在一些实施方式中,图2为本申请实施例提供的另一种三维芯片的示意性结构框图。如图2所示,本申请实施例提供的三维芯片还可以包括:修复信息提供模块120,修复信息提供模块120连接控制模块110,用于向控制模块110提供目标失效存储单元的信息和目标冗余存储单元的信息,其中,目标失效存储单元的信息和目标冗余存储单元的信息是基于修复策略、所有的失效存储单元的信息以及所有的冗余存储单元的信息得到的。目标失效存储单元的信息可以包括目标失效存储单元对应的芯片单元信息、目标失效存储单元对应的存储阵列地址以及目标失效存储单元的地址等信息,目标冗余存储单元的信息可以包括自身的地址信息以及目标冗余存储单元与目标失效存储单元的对应替换关系等,本申请实施例不作具体限定。修复策略可以是目标冗余存储单元的确定规则以及目标冗余存储单元与目标失效存储单元的对应关系确定规则等,即在多个冗余存储单元中选择哪个作为目标冗余存储单元,以及如何确定目标失效存储单元与目标冗余存储单元的对应关系等。修复信息提供模块120可以设置在逻辑芯片单元100内,控制模块110可从修复信息提供模块120中获取修复操作所需的信息。
在一些实施方式中,修复信息提供模块120还可以用于根据修复策略,基于所有的失效存储单元的信息以及所有的冗余存储单元的信息,得到目标失效存储单元的信息和目标冗余存储单元的信息。修复策略可以采用一次性可编程存储器进行存储,修复策略可以理解为修复算法。示例性的,可以依据修复策略,基于所有失效存储单元的信息,对冗余存储单元进行分配,生成目标冗余存储单元的信息、目标失效存储单元的信息以及目标冗余存储单元与目标失效存储单元的对应关系等。
示例性的,修复信息提供模块120可以设置于逻辑芯片单元100内,修复信息提供模块120可以包括efuse(一次性可编程存储器)、非易失存储器或其他形式的存储器,本申请实施例不作具体限定。
在一些实施方式中,继续参考图2,逻辑芯片单元100还包括信息译码器130,信息译码器130与控制模块110电连接,信息译码器130用于对目标存储单元的信息以及目标冗余存储单元的信息进行地址译码,以及判断目标失效存储单元和目标冗余存储单元是否存在。信息译码器130用于对目标失效存储单元的信息以及目标冗余存储单元的信息进行地址译码,地址译码后可以得到目标冗余存储单元的地址和目标失效存储单元的地址,进一步判断地址译码后得到的地址是否真实存在,若判断目标失效存储单元和目标冗余存储单元中任意地址不存在,则需要重新对目标冗余存储单元的信息和目标失效存储单元的信息进行译码,若判断目标失效存储单元和目标冗余存储单元中所有地址均存在,则继续进行修复操作。
本申请实施例提供的三维芯片,在逻辑芯片单元100内设置有修复信息提供模块120和信息译码器130,能够辅助控制模块110进行冗余存储单元对失效存储单元的替换,以完成修复操作,能够提高三维芯片的产品良率。
在一些实施方式中,继续参考图2,图2所示的三维芯片包括N个存储芯片单元,N是大于1的自然数,存储芯片单元包括第一存储芯片单元210至第N存储芯片单元2N0,存储芯片单元包括冗余阵列201、存储阵列202、行列译码器203和选择状态模块204,行列译码器203的输入端与信息译码器130电连接,行列译码器203的输出端与存储芯片单元内所有的存储单元和所有的冗余存储单元电连接,即行列译码器203的输出端对应存储阵列202和冗余阵列201,可以实现控制模块110根据修复信息提供模块120提供的目标冗余存储单元的信息和目标失效存储单元的信息控制对应的目标冗余存储单元替换目标失效存储单元,完成修复操作。完成修复后的三维芯片可以进行正常的存储操作,控制模块110可以基于存储指令执行对于存储芯片单元的存储操作。
在一些实施方式中,选择状态模块204与控制模块110电连接,相邻的存储芯片单元的选择状态模块204电连接。选择状态模块204用于根据所属存储芯片单元中是否存在被替换的失效存储单元,以及所属存储芯片单元内是否存在用于替换失效存储单元的冗余存储单元,以进行选中或未选中的状态切换。示例性的,在基于存储指令执行存储操作过程中,若存储操作的存储发生在第一存储芯片单元210内,需要检测第一存储芯片单元210内是否存在已经被替换的失效存储单元,若存在被替换的失效存储单元,则进一步需要确认替换失效存储单元的冗余存储单元是否位于第一存储芯片单元210,若替换的冗余存储单元位于第一存储芯片单元210内,则需要将选择状态模块204切换为选中状态,若替换的冗余存储单元位于第一存储芯片单元210之外的存储芯片上,则第一存储芯片单元210的选择状态模块204切换为未选中状态。另外,还需要确认第一存储芯片单元210内是否存在替换失效存储单元的冗余存储单元,若第一存储芯片单元210内存在替换其他存储芯片单元的失效存储单元的情况,则需要将第一存储芯片单元210的选择状态模块204切换为选中状态,否则切换为未选中状态。第一存储芯片单元的选择状态模块204的选中状态可以表示存储操作的需要访问第一存储芯片单元,选择状态模块204的未选中状态可以表示在存储操作过程中无需访问第一存储新片片单元210。图2所示的曲线只是示意性的表示冗余存储单元对于失效存储单元的替换方案,不作为本申请的具体限定。需要说明的是,存储指令中可以包括存储单元的地址信息等,本申请实施例不作具体限定。
本申请实施例提供的三位芯片,选择状态模块204的设置,可以表征所属存储芯片单元的访问状态,能够便于修复后的三维芯片的存储操作。
在一些实施方式中,不同的存储芯片单元设置于不同的wafe(晶圆)上。示例性的,如图2所示,每个存储芯片单元设置于一个晶圆上,即第一存储芯片单元210至第N存储芯片单元2N0设置于不同的晶圆上,各个存储芯片单元是垂直堆叠的位置关系,即不同的晶圆通过混合键合的工艺形成垂直堆叠,多个不同的晶圆通过混合键合工艺堆叠后可以得到多个三维芯片。需要说明的是,混合键合工艺可以结合硅穿孔工艺来实现晶圆之间线路的电连接,硅穿孔工艺通常是在晶圆衬底上通过设置通孔来实现硅穿孔工艺,示例性的,晶圆之间面对面的连接可以使用混合键合工艺,晶圆和晶圆之间的背对背连接可以使用硅穿孔工艺,晶圆与晶圆之间的面对背的连接可以使用混合键合工艺结合硅穿孔工艺实现,本申请实施例不作具体限定。示例性的,逻辑芯片单元100可以与存储芯片单元设置在同一个晶圆上,逻辑芯片单元100也可以单独设置于一个晶圆上,本申请实施例不作具体限定。同一个三维芯片内的芯片单元之间是电连接的关系,可以通过混合键合工艺实现电连接,则相互堆叠的晶圆也是通过混合键合工艺实现电连接。
示例性的,图3为本申请实施例提供的又一种三维芯片的示意性结构框图如图3所示,本申请实施例提供的三维芯片,包括逻辑芯片单元100和存储芯片单元,存储芯片单元分别设置在第一晶圆300至第M晶圆400上,M是大于1的自然数,第一晶圆300内设置有第一存储芯片单元210至第N存储芯片单元2N0,第n存储芯片单元2n0是第一晶圆300内的任意存储芯片单元,1<n≤N。第M晶圆400内设置有第一存储芯片单元210至第Q存储芯片单元2Q0,第q存储芯片单元2q0是第M晶圆400内的任意存储芯片单元,1<q≤Q。
示例性,图2所示的三维芯片,存储指令来自于逻辑芯片单元100内部,图3所示的存储指令来自于三维芯片外部,三维芯片外部的存储指令可以是上位系统发送的,本申请实施例不作具体限定。
在一些实施方式中,存储芯片单元的数量为多个,其中,至少两个存储芯片单元设置于同一个晶圆上。示例性的,图3所示,每个晶圆上设置有至少两个存储芯片单元,至少两个晶圆上的存储芯片单元属于同一个三维芯片。
继续参考图3,在逻辑芯片单元和至少两个存储芯片单元分别设置于至少两个不同的晶圆上的情况下,相邻的晶圆之间通过混合键合工艺和/或硅穿孔工艺电连接,两晶圆内线路的电连接可以结合硅穿孔工艺和混合键合工艺来实现。
需要说明的是,图2所示的芯片单元之间的选择状态模块204是串联的关系,即控制模块110需要通过第一存储芯片单元到第N-1存储芯片单元的选择状态模块204控制第N存储芯片的选择状态模块204;图3所示的晶圆之间的选择状态模块204是串联的关系,图2和图3只是示意性的。控制模块110不需要通过第一存储单元到第N-1存储芯片单元的选择状态模块204,可以通过穿过第一晶圆的连接线控制第M晶圆上的存储芯片的选择状态模块204,本申请不作具体限定。
在一实施例中,图4为本申请实施例提供的再一种三维芯片的示意性结构框图。请参见图4,逻辑芯片单元100连接的存储芯片单元200还可以为阵列排布的,例如存储芯片单元200为3×3的阵列形式排列,每一列的存储芯片单元200依次三维异质集成连接,通过靠近逻辑芯片单元100的存储芯片单元200连接至逻辑芯片单元100。
本申请实施例提供的三维芯片,可以更灵活的分配每个晶圆上的冗余存储单元给所有堆叠的晶圆,使每张晶圆可以根据在逻辑芯片设计的修复电路的功能使用自身的冗余存储单元替换自身或其它晶圆上的失效存储单元,最大化的提高三维芯片产品的良品率,降低产品成本。
本申请实施例的第二方面,提供一种三维芯片的修复方法,应用于如第一方面所述的三维芯片,图5为本申请实施例提供的一种三维芯片的修复方法的示意性流程图。如图5所示,所述修复方法包括:
S100:确定三维芯片内的存储芯片单元内是否存在失效存储单元。示例性的,对三维芯片进行晶圆测试,以测试三维芯片内的存储芯片单元内是否存在失效存储单元。晶圆测试是晶圆级别的测试,能够检测出坏块以及失效的存储单元,即检测出失效存储单元,检测完成后将失效存储单元的地址和其他信息存储起来。
S200:响应于存储芯片单元内存在失效存储单元,确定目标失效存储单元和目标冗余存储单元,其中,目标冗余存储单元是未替换失效存储单元的冗余存储单元,至少部分目标冗余存储单元与至少部分目标失效存储单元设置于不同的存储芯片单元内。
S300:利用逻辑芯片单元内的控制模块,控制目标冗余存储单元替换目标失效存储单元。在存储芯片单元内存在失效存储单元的情况下,基于失效存储单元的地址和其他信息,通过控制模块控制目标冗余存储单元替换目标失效存储单元,实现修复操作。
受限于自身存储器芯片中冗余存储器单元容量的大小以及良品率的限制,当通过晶圆测试检测良好的冗余存储单元已经不足以替换当前存储器芯片内的失效的存储单元时,该DRAM芯片就被判断为失效芯片。当多片存储器晶圆进行3D堆叠后,若同一个位置的垂直方向上的多颗存储器芯片中的某一颗存储器芯片在其晶圆级测试时被判断为失效芯片,则该位置垂直方向上的所有存储器芯片都会被当作失效产品处理。因此,现有的存储器芯片产品,在晶圆测试时都只能通过使用芯存储器芯片内部的冗余存储单元以替换的方式修复自身芯片单元的失效存储单元,难以实现跨芯片对失效存储单元的修复,则现有的存储器芯片产品的良品率较低。随着3D IC的技术发展,由于冗余存储单元难以实现跨芯片的替换失效存储单元,且考虑到存储芯片单元的容量需求,用于设置冗余存储单元的空间较为有限,当某个芯片上的冗余存储单元难以满足该芯片上失效存储单元的修复能力则形成失效芯片,若同一个位置的垂直方向上的多颗存储器芯片中的某一颗存储器芯片在其晶圆级测试时被判断为失效芯片,则该位置垂直方向上的所有存储器芯片都会被当作失效产品处理,使得三维芯片的良品率较低。
针对现有技术存在的问题,本申请实施例提供的三维芯片的修复方法,通过控制模块可以控制同一个存储芯片单元内的冗余存储单元替换失效存储单元,或者冗余存储单元替换属于不同芯片单元的失效存储单元,可以实现冗余存储单元跨芯片单元替换失效存储单元,进而在某个存储芯片单元上的冗余存储单元难以满足该存储芯片单元的失效存储单元的替换时,可以调用其他存储芯片单元上的冗余存储单元进行失效存储单元的替换,可以避免因冗余存储单元的数量不足导致失效芯片的产生,进而可以提高三维芯片的产品良率。
在一些实施方式中,确定所述目标冗余存储单元,包括:
查找目标失效存储单元所属的存储芯片单元内是否存在未替换失效存储单元的冗余存储单元。即可以理解为查找目标失效存储单元所述的存储芯片单元是否存在未被占用的冗余存储单元,可以优先考虑目标失效存储单元自身所在的存储芯片单元内的冗余存储单元作为目标冗余存储单元。响应于目标失效存储单元所属的存储芯片单元内存在未被占用的冗余存储单元,则确定未被占用的冗余存储单元作为目标冗余存储单元,可以在存储芯片单元内部完成失效修复。
响应于目标失效存储单元所属的存储芯片单元内不存在未替换失效存储单元的冗余存储单元,确定目标失效存储单元所属的存储芯片单元之外的存储芯片单元上的未替换的冗余存储单元为目标冗余存储单元。响应于目标失效存储单元所属的存储芯片单元内存在未被占用的冗余存储单元,可以跨芯片查找冗余存储单元,将目标失效存储单元的外部存储芯片单元上未被占用的冗余存储单元作为目标存储单元,可以实现跨芯片的失效修复,能够提高三维芯片的修复了,进而提高三维芯片的良率。
在一些实施方式中,确定目标冗余存储单元,还可以包括:
确定距离目标失效存储单元最近的未替换的冗余存储单元为目标冗余存储单元。无论是跨芯片修复还是芯片内部修复,都可以确定距离目标失效存储单元最近的冗余存储单元作为目标冗余存储单元,以完成目标冗余存储单元对目标失效存储单元的替换,实现失效修复,可以提高替换效率,同时便于后续存储访问,缩短对于目标冗余存储单元的访问距离。
在一些实施方式中,三维芯片的修复方法,还包括:
基于存储访问指令,确定存储访问指令对应访问的目标存储单元是否被替换。响应于目标存储单元未被冗余存储单元替换,则直接访问目标存储单元。
响应于目标存储单元被替换,确定替换目标存储单元的冗余存储单元的地址为目标访问地址。
基于存储访问指令,根据目标访问地址,执行存储访问操作。响应于目标存储单元被替换,则对于目标存储单元的存储访问实际上是对替换的冗余存储单元的存储访问。
在本申请的一实施例中,如图4所示,以第一存储芯片单元210为例,如果第一存储芯片单元210中存在需要被替换的失效存储单元,则优先选择与第一存储芯片单元210三维异质集成的芯片中的冗余存储单元进行替换,例如选择第二存储芯片单元220,这样可以继承三维异质集成的优势,在存在失效存储单元的替换的情况下,存储访问的路径会被链接到替换的冗余存储单元的地址,在存储访问过程中提高访问速度。另外,可以实现调用其他存储芯片单元上的冗余存储单元进行失效存储单元的替换,可以避免因冗余存储单元的数量不足导致失效芯片的产生,进而可以提高三维芯片的产品良率。如果第二存储芯片单元220中没有可用的冗余存储单元,则进一步选择第三存储芯片单元230。如果第二存储芯片单元220和第三存储芯片单元230中均没有可用的冗余存储单元,可以优先选择其相邻的存储芯片中的冗余存储单元进行替换,例如可以依次选择第四存储芯片单元240、第五存储芯片单元250、第六存储芯片单元260、第七存储芯片单元270、第八存储芯片单元280或第九存储芯片单元290,直至找到可用的冗余存储单元。
本申请实施例的第三方面,提供一种电子设备,图6为本申请实施例提供的一种电子设备的示意性结构框图。如图6所示,本申请实施例提供的电子设备,包括:如第一方面所述的三维芯片1000。
本申请实施例提供的电子设备,通过在三维芯片的逻辑芯片单元内设置控制模块,控制模块可以控制同一个存储芯片单元内的冗余存储单元替换失效存储单元,或者冗余存储单元替换属于不同芯片单元的失效存储单元,可以实现冗余存储单元跨芯片单元替换失效存储单元,进而在某个存储芯片单元上的冗余存储单元难以满足该存储芯片单元的失效存储单元的替换时,可以调用其他存储芯片单元上的冗余存储单元进行失效存储单元的替换,可以避免因冗余存储单元的数量不足导致失效芯片的产生,进而可以提高三维芯片的产品良率。
在一些实施方式中,本申请实施例提供的电子设备,还包括:外部非易失存储器,外部非易失存储器用于向控制模块提供封装后失效存储单元的信息和目标冗余存储单元的信息,其中,封装后失效存储单元是通过对封装后的三维芯片进行测试得到的失效存储单元。
在三维芯片的封装工艺之后还可以进行芯片级的测试,也能够检测出失效存储单元,即检测封装后失效存储单元,可以将封装后失效存储单元的相关信息存储在外部非易失存储器内,修复操作的相关信息也可以存储在外部非易失存储器内,外部非易失存储器可以设置在三维芯片之外,即属于片外存储。通过修复信息提供模块与外部非易失存储器的设置实现双重存储的效果,可以防止信息的丢失。
尽管已描述了本说明书的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本说明书范围的所有变更和修改。
显然,本领域的技术人员可以对本说明书进行各种改动和变型而不脱离本说明书的精神和范围。这样,倘若本说明书的这些修改和变型属于本说明书权利要求及其等同技术的范围之内,则本说明书也意图包含这些改动和变型在内。
Claims (12)
1.一种三维芯片,其特征在于,包括:
至少两个存储芯片单元,至少一个所述存储芯片单元内设置有冗余存储单元;
逻辑芯片单元,所述逻辑芯片单元包括控制模块,所述控制模块用于控制目标冗余存储单元替换目标失效存储单元,其中,至少部分所述目标冗余存储单元与至少部分所述目标失效存储单元设置于不同的所述存储芯片单元内。
2.根据权利要求1所述的三维芯片,其特征在于,所述逻辑芯片单元还包括:
修复信息提供模块,所述修复信息提供模块连接所述控制模块,用于向所述控制模块提供所述目标失效存储单元的信息和所述目标冗余存储单元的信息,其中,所述目标失效存储单元的信息和所述目标冗余存储单元的信息是基于修复策略、所有的失效存储单元的信息以及所有的冗余存储单元的信息得到的。
3.根据权利要求2所述的三维芯片,其特征在于,所述修复信息提供模块包括一次性可编程存储器和/或非易失存储器。
4.根据权利要求2所述的三维芯片,其特征在于,所述逻辑芯片单元还包括:
信息译码器,所述信息译码器与所述控制模块电连接,所述信息译码器用于对所述目标存储单元的信息以及所述目标冗余存储单元的信息进行地址译码,以及判断所述目标失效存储单元和所述目标冗余存储单元是否存在。
5.根据权利要求4所述的三维芯片,其特征在于,所述存储芯片单元还包括:
行列译码器,所述行列译码器的输入端与所述信息译码器电连接,所述行列译码器的输出端与所述存储芯片单元内所有的存储单元和所有的所述冗余存储单元电连接。
6.根据权利要求1所述的三维芯片,其特征在于,所述存储芯片单元还包括:
选择状态模块,所述选择状态模块与所述控制模块电连接,相邻的所述存储芯片单元的所述选择状态模块电连接;
所述选择状态模块用于根据所属所述存储芯片单元中是否存在被替换的失效存储单元,以及所属所述存储芯片单元内是否存在用于替换所述失效存储单元的所述冗余存储单元,以进行选中或未选中的状态切换。
7.一种三维芯片的修复方法,其特征在于,所述三维芯片包括三维堆叠的逻辑芯片单元和至少两个存储芯片单元,所述修复方法包括:
确定所述三维芯片内的存储芯片单元内是否存在失效存储单元;
响应于所述存储芯片单元内存在所述失效存储单元,确定目标失效存储单元和目标冗余存储单元,其中,所述目标冗余存储单元是未替换所述失效存储单元的所述冗余存储单元,至少部分所述目标冗余存储单元与至少部分所述目标失效存储单元设置于不同的所述存储芯片单元内;
利用逻辑芯片单元内的控制模块,控制所述目标冗余存储单元替换所述目标失效存储单元。
8.根据权利要求7所述的三维芯片的修复方法,其特征在于,所述确定所述目标冗余存储单元,包括:
查找所述目标失效存储单元所属的所述存储芯片单元内是否存在未替换所述失效存储单元的所述冗余存储单元;
响应于所述目标失效存储单元所属的所述存储芯片单元内不存在未替换所述失效存储单元的所述冗余存储单元,确定所述目标失效存储单元所属的所述存储芯片单元之外的存储芯片单元上的未替换的所述冗余存储单元为所述目标冗余存储单元。
9.根据权利要求7所述的三维芯片的修复方法,其特征在于,所述确定所述目标冗余存储单元,包括:
确定距离所述目标失效存储单元最近的未替换的所述冗余存储单元为所述目标冗余存储单元。
10.根据权利要求7所述的三维芯片的修复方法,其特征在于,还包括:
基于存储访问指令,确定所述存储访问指令对应访问的目标存储单元是否被替换;
响应于所述目标存储单元被替换,确定替换所述目标存储单元的所述冗余存储单元的地址为目标访问地址;
基于所述存储访问指令,根据所述目标访问地址,执行存储访问操作。
11.一种电子设备,其特征在于,包括:
如权利要求1-6中任一项所述的三维芯片。
12.根据权利要求11所述的电子设备,其特征在于,还包括:
外部非易失存储器,所述外部非易失存储器用于向控制模块提供封装后失效存储单元的信息和目标冗余存储单元的信息,其中,所述封装后失效存储单元是通过对封装后的所述三维芯片进行测试得到的失效存储单元。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210612228.0A CN117198371A (zh) | 2022-05-31 | 2022-05-31 | 一种三维芯片、修复方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210612228.0A CN117198371A (zh) | 2022-05-31 | 2022-05-31 | 一种三维芯片、修复方法及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN117198371A true CN117198371A (zh) | 2023-12-08 |
Family
ID=89003990
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210612228.0A Pending CN117198371A (zh) | 2022-05-31 | 2022-05-31 | 一种三维芯片、修复方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN117198371A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117809702A (zh) * | 2024-02-29 | 2024-04-02 | 西安紫光国芯半导体股份有限公司 | 一种三维堆叠结构及控制方法 |
CN117909144A (zh) * | 2024-01-10 | 2024-04-19 | 北京超弦存储器研究院 | Cxl内存模组、控制芯片、方法、介质和系统 |
-
2022
- 2022-05-31 CN CN202210612228.0A patent/CN117198371A/zh active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117909144A (zh) * | 2024-01-10 | 2024-04-19 | 北京超弦存储器研究院 | Cxl内存模组、控制芯片、方法、介质和系统 |
CN117809702A (zh) * | 2024-02-29 | 2024-04-02 | 西安紫光国芯半导体股份有限公司 | 一种三维堆叠结构及控制方法 |
CN117809702B (zh) * | 2024-02-29 | 2024-05-28 | 西安紫光国芯半导体股份有限公司 | 一种三维堆叠结构及控制方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8867286B2 (en) | Repairable multi-layer memory chip stack and method thereof | |
US9190175B2 (en) | Self-repair device | |
CN102237146B (zh) | 半导体存储装置的修复电路和修复方法 | |
KR102467455B1 (ko) | 리던던시 영역을 리페어 하는 반도체 장치 | |
KR102399014B1 (ko) | 공유 에러 검출 및 정정 메모리 | |
CN106548807B (zh) | 修复电路、使用它的半导体装置和半导体系统 | |
CN117198371A (zh) | 一种三维芯片、修复方法及电子设备 | |
US9666308B2 (en) | Post package repair device | |
US7512001B2 (en) | Semiconductor memory device, test system including the same and repair method of semiconductor memory device | |
EP2433301A2 (en) | Method and apparatus for providing through silicon via (tsv) redundancy | |
US20210295944A1 (en) | Semiconductor memory devices and repair methods of the semiconductor memory devices | |
CN104798136A (zh) | 具有用于存储配置信息的保留扇区的存储器单元阵列 | |
US9230693B1 (en) | Repair circuit and semiconductor memory device including the same | |
CN103456369B (zh) | 修复控制电路和使用修复控制电路的半导体集成电路 | |
KR20080031078A (ko) | 멀티칩 및 그것의 리페어 방법 | |
CN112970109A (zh) | Tsv冗余及tsv测试选择方案 | |
US8683276B2 (en) | Apparatus and method for repairing an integrated circuit | |
US6601194B1 (en) | Circuit configuration for repairing a semiconductor memory | |
US7539071B2 (en) | Semiconductor device with a relief processing portion | |
US20150221394A1 (en) | Semiconductor devices and semiconductor systems including the same | |
JP5038788B2 (ja) | 半導体装置 | |
KR20160028756A (ko) | 퓨즈 블록을 포함하는 반도체 집적 회로 장치 | |
US7079430B2 (en) | Memory device with built-in error-correction capabilities | |
KR20080045097A (ko) | 멀티 칩 및 그것의 리페어 방법 | |
WO2004029971A2 (en) | Hybrid fuses for redundancy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |