CN103456369B - 修复控制电路和使用修复控制电路的半导体集成电路 - Google Patents

修复控制电路和使用修复控制电路的半导体集成电路 Download PDF

Info

Publication number
CN103456369B
CN103456369B CN201210390230.4A CN201210390230A CN103456369B CN 103456369 B CN103456369 B CN 103456369B CN 201210390230 A CN201210390230 A CN 201210390230A CN 103456369 B CN103456369 B CN 103456369B
Authority
CN
China
Prior art keywords
selection signal
reparation
signal
unit
column address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210390230.4A
Other languages
English (en)
Other versions
CN103456369A (zh
Inventor
刘正宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103456369A publication Critical patent/CN103456369A/zh
Application granted granted Critical
Publication of CN103456369B publication Critical patent/CN103456369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/26—Accessing multiple arrays
    • G11C2029/2602—Concurrent test

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明提供了一种能够减少测试时间的修复控制电路和使用修复控制电路的半导体集成电路。所述半导体集成电路包括：多个存储块，其中布置有多个字线；多个字线驱动器，所述多个字线驱动器响应于多个存储块选择信号而驱动多个字线中的一个或更多个；以及修复控制电路，所述修复控制电路通过将响应于剩余地址和所述多个存储块选择信号而产生的修复地址与外部地址进行比较来判定是否执行修复。

Description

修复控制电路和使用修复控制电路的半导体集成电路
相关申请的交叉引用
本申请要求2012年5月30日向韩国知识产权局提交的申请号为10-2012-0057328的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明涉及一种半导体电路，更具体而言，涉及一种修复控制电路和使用修复控制电路的半导体集成电路。
背景技术
如图1所示，现有技术中的半导体集成电路1包括多个单位存储块（在下文中被称为“MAT”），每个单位存储块设置有多个存储器单元、多个位线感测放大器BLSA、字线驱动器10和修复控制电路20。
如图2所示，修复控制电路20包括修复地址发生单元21、比较单元22以及修复单元23。
修复地址发生单元21响应于多个MAT选择信号MATSEL<0:n>和存储体激活信号ActiveBK而产生修复列地址CRADDR<0:n>。
如果列地址CADDR<0:n>和修复列地址CRADDR<0:n>彼此相一致，则比较单元22激活修复信号REP。
如果修复信号REP被激活，则修复单元23激活修复列选择信号RYi<c>。
作为在现有技术中用以减少测试时间的方法，同时激活多个字线以减少在读取命令之后的列存取时间tRCD并且减少在列存取之后的预充电时间tRTP。
参见图1，已经使用了一种同时激活多个字线WL<a>和WL<b>的方法以减少用于测试的时间。
然而，在修复已经产生缺陷的单元之后不能使用这种方法，原因如下。
如果在执行修复之后激活多个字线WL<a>和WL<b>，则产生相对应的MAT选择信号MATSEL<0:n>。
然后需要根据一个MAT选择信号MATSEL<i>来产生与一个修复列地址CRADDR<0:n>相对应的修复列选择信号RYi。
然而，由于同时产生了多个MAT选择信号，例如两个MAT选择信号MATSEL<i,j>，所以同时激活了与不同的列地址相对应的列选择信号Yi<a,b>，这导致产生列修复错误。
不是激活正常的列选择信号而是激活了错误的修复列选择信号RYi，并且输出了与测试操作中所需要的数据不同的数据，这可能导致严重问题。
因此，在修复之后不能使用现有技术中的通过将多个字线同时使能的测试方法，因而不能减少测试时间。
发明内容
本发明的一个实施例涉及一种能够减少测试时间的修复控制电路和使用修复控制电路的半导体集成电路。
在本发明的一个实施例中，一种修复控制电路包括：选择信号发生单元，所述选择信号发生单元被配置成响应于剩余地址而产生选择信号；选择单元，所述选择单元被配置成响应于选择信号而选择性地输出用于选择与字线连接的多个存储块中的一个或更多个的多个存储块选择信号；以及修复地址发生单元，所述修复地址发生单元被配置成响应于选择单元的输出和选择信号而产生修复地址。
在本发明的一个实施例中，一种半导体集成电路包括：多个存储块，其中布置有多个字线；多个字线驱动器，所述多个字线驱动器响应于多个存储块选择信号而驱动多个字线中的一个或更多个；以及修复控制电路，所述修复控制电路通过将响应于剩余地址和所述多个存储块选择信号而产生的修复地址和与外部地址进行比较而判定是否执行修复。
根据本发明的实施例，即使在对已经产生缺陷的单元执行修复之后也可以执行同时激活多个字线的测试，因而可以减少测试时间。
附图说明
结合附图描述本发明的特点、方面和实施例，其中：
图1是说明现有技术中的半导体集成电路的配置的框图，
图2是说明图1中的修复控制电路的内部配置的框图，
图3是说明根据本发明一个实施例的半导体集成电路的配置的框图，
图4是说明图3中的修复控制电路的内部配置的框图，
图5是说明图4中的选择信号发生单元的内部配置的电路图，
图6是说明图4中的选择单元的内部配置的电路图，
图7是说明图4中的修复地址发生单元的内部配置的电路图，
图8是说明图4中的修复地址发生单元的内部配置的电路图，以及
图9是说明根据本发明一个实施例的修复控制电路的操作的时序图。
具体实施方式
在下文中，将参照附图通过不同的实施例来详细地描述本发明。
图3是说明根据本发明一个实施例的半导体集成电路100的配置的框图。
如图3所示，根据本发明一个实施例的半导体集成电路100包括多个单位存储块（在下文中称为“MAT”），每个单位存储块设置有多个存储器单元、多个位线感测放大器BLSA、多个字线驱动器10以及多个修复控制电路200。
多个单位存储块可以分成第一块110和第二块120。
根据本发明一个实施例的半导体集成电路100即使在对已经产生缺陷的单元执行修复之后也可以利用同时激活多个字线WL<a>和WL<b>的方法来执行测试。
图4是说明图3中的修复控制电路200的内部配置的框图。
如图4所示，修复控制电路200包括选择信号发生单元210、修复地址发生单元230、比较单元240以及修复单元250。
选择信号发生单元210被配置成响应于存储体激活信号ActiveBK和诸如剩余列地址CA<12>的列地址而产生选择信号SIOSEL_L和SIOSEL_H。
选择单元220被配置成响应于选择信号SIOSEL_L和SIOSEL_H而选择多个存储块选择信号（在下文中，称为“多个MAT选择信号”）MATSEL<0:n/2-1>和MATSEL<n/2:n>中的一个，并输出选中的信号作为最终的MAT选择信号MATINF<0:n>。
第一块110的MAT可以根据MATSEL<0:n/2-1>被选中，第二块120的MAT可以根据MATSEL<n/2:n>被选中。
修复地址发生单元230被配置成响应于最终的MAT选择信号MATINF<0:n>、存储体激活信号ActiveBK以及选择信号SIOSEL_L和SIOSEL_H而产生修复列地址CRADDR<0:n>。
修复地址发生单元230可以分成第一块231和第二块232。
比较单元240被配置成如果修复列地址CRADDR<0:n>与列地址CADDR<0:n>相一致则激活修复信号REP。
修复单元250被配置成如果修复信号REP被激活则激活修复列选择信号RYi<c>。
图5是说明图4中的选择信号发生单元210的内部配置的电路图。
如图5所示，选择信号发生单元210包括多个反相器和多个与非门。
选择信号发生单元210对存储体激活信号ActiveBK和剩余列地址CA<12>执行逻辑积以产生选择信号SIOSEL_H，以及对存储体激活信号ActiveBK和反相的剩余列地址CA<12>执行逻辑积以产生选择信号SIOSEL_L。
图6是说明图4中的选择单元220的内部配置的电路图。
如图6所示，选择单元220包括多个与非门和多个反相器。
选择单元220对选择信号SIOSEL_L和多个MAT选择信号MATSEL<0:n/2-1>执行逻辑积以输出最终的MAT选择信号MATINF<0:n/2-1>，以及对选择信号SIOSEL_H和多个MAT选择信号MATSEL<n/2:n>执行逻辑积以输出最终的MAT选择信号MATINF<n/2:n>。
图7是说明图4的修复地址发生单元231的内部配置的电路图。
如图7所示，修复地址发生单元230的第一块231包括多个或非门、多个与非门、多个反相器以及多个延迟元件DLY1至DLY5。
第一块231响应于选择信号SIOSEL_L和SIOSEL_H以及存储体激活信号ActiveBK而利用以预定时间差产生的脉冲信号来产生修复地址控制信号ResetRA和SetRA。
修复地址控制信号ResetRA和SetRA的移位由选择信号SIOSEL_L和SIOSEL_H以及存储体激活信号ActiveBK来确定。
修复地址控制信号ResetRA和SetRA的移位定时由延迟元件DLY1至DLY3来确定。
修复地址控制信号ResetRA和SetRA的脉冲宽度由延迟元件DLY4和DLY5来确定。
图8是说明图4中的修复地址发生单元232的内部配置的电路图。
如图8所示，修复地址发生单元230的第二块232包括多个反相器、多个晶体管以及多个熔丝。
第二块232根据在修复地址控制信号ResetRA的低电平时段期间与最终的MAT选择信号MATINF<0:n>相对应的熔丝是否被切断来产生修复列地址CRADDR<0:n>。
图9是说明根据本发明一个实施例的修复控制电路200的操作的时序图。
参见图9，将描述根据本发明的修复控制操作。
在用于测试操作的存储体激活信号ActiveBK的激活时段期间同时激活两个字线。
在存储体激活信号ActiveBK的激活状态下利用具有低电平的剩余列地址CA<12>激活选择信号SIOSEL_L（见图5）。
多个MAT选择信号MATSEL<0:n/2-1>和MATSEL<n/2:n>中的一个MATSEL<0:n/2-1>利用激活的选择信号SIOSEL_L而被选中，并被输出为最终的MAT选择信号MATINF<0:n>（见图6）。
另一方面，在选择信号SIOSEL_L的激活时段期间产生修复地址控制信号ResetRA和SetRA（见图7）。
根据与选中MATSEL<0:n/2-1>所产生的最终的MAT选择信号MATINF<0:n>相对应的熔丝是否已经切断以及修复地址控制信号ResetRA和SetRA，产生修复列地址CRADDR<0:n>（见图8）。
如果修复列地址CRADDR<0:n>与列地址CADDR<0:n>相一致，则激活修复信号REP，因而激活修复列选择信号RYi<c>以执行修复操作（见图4）。
然后，通过剩余列地址CA<12>移位成高电平而激活选择信号SIOSEL_H（见图5）。
多个MAT选择信号MATSEL<0:n/2-1>和MATSEL<n/2:n>中的一个MATSEL<n/2:n>利用激活的选择信号SIOSEL_H而被选中，并被输出为最终的MAT选择信号MATINF<0:n>（见图6）。
另一方面，在选择信号SIOSEL_H的激活时段期间产生修复地址控制信号ResetRA和SetRA（见图7）。
根据与选中MATSEL<n/2:n>所产生的最终的MAT选择信号MATINF<0:n>相对应的熔丝是否已经切断以及修复地址控制信号ResetRA和SetRA，产生修复列地址CRADDR<0:n>（见图8）。
如果修复列地址CRADDR<0:n>与列地址CADDR<0:n>相一致，则激活修复信号REP，因而激活修复列选择信号RYi<c>以执行修复操作（见图4）。
如上所述，根据本发明的一个实施例，利用剩余列地址CA<12>而顺序地产生MAT选择信号，因而产生分别对应于MAT选择信号的正常的修复列地址CRADDR<0:n>。因此。即使在对已经产生缺陷的单元执行修复之后，也可以执行同时激活多个字线WL<a>和WL<b>的测试。
尽管以上已经描述了某些实施例，但是本领域的技术人员将会理解的是，描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本发明所述的半导体存储装置。确切地说，应当仅在结合以上描述和附图的情况下根据所附权利要求来限定本发明所述的半导体存储装置。

Claims (12)

1.一种修复控制电路，包括：
选择信号发生单元，所述选择信号发生单元被配置成响应于存储体激活信号和剩余列地址而产生选择信号；
选择单元，所述选择单元被配置成响应于所述选择信号而选择性地输出用于选择与字线连接的多个存储块中的一个或更多个的多个存储块选择信号之一；以及
修复地址发生单元，所述修复地址发生单元被配置成响应于所述选择单元的输出、所述存储体激活信号和所述选择信号而产生修复列地址。
2.如权利要求1所述的修复控制电路，其中，所述选择信号发生单元被配置成在存储体激活信号的激活时段响应于所述剩余列地址而改变所述选择信号的值。
3.如权利要求1所述的修复控制电路，还包括比较单元，所述比较单元被配置成将所述修复列地址与外部列地址进行比较并产生修复信号。
4.如权利要求1所述的修复控制电路，还包括修复单元，所述修复单元被配置成如果修复信号被激活则激活修复列选择信号。
5.一种半导体集成电路，包括：
多个存储块，其中布置有多个字线；
多个字线驱动器，所述多个字线驱动器响应于多个存储块选择信号而驱动所述多个字线中的一个或更多个；以及
修复控制电路，所述修复控制电路通过将响应于剩余列地址、存储体激活信号和所述多个存储块选择信号中的一个存储块选择信号而产生的修复列地址与外部列地址进行比较来判定是否执行修复。
6.如权利要求5所述的半导体集成电路，其中，所述剩余列地址在存储体激活信号的激活时段中针对不同时段具有不同的逻辑电平。
7.如权利要求5所述的半导体集成电路，其中，所述多个存储块分成第一组和第二组，并且所述多个存储块选择信号独立地分配给所述第一组和所述第二组。
8.如权利要求5所述的半导体集成电路，其中，所述修复控制电路被配置成在所述剩余列地址具有第一逻辑电平的时间判定是否执行关于所述多个存储块的一部分的修复，以及在所述剩余列地址具有第二逻辑电平的时间判定是否执行关于所述多个存储块的其余部分的修复。
9.如权利要求5所述的半导体集成电路，其中，所述修复控制电路包括：
选择信号发生单元，所述选择信号发生单元被配置成响应于存储体激活信号和所述剩余列地址而产生选择信号；
选择单元，所述选择单元被配置成响应于所述选择信号而选择性地输出所述多个存储块选择信号之一；以及
修复列地址发生单元，所述修复列地址发生单元被配置成响应于所述选择单元的输出、所述存储体激活信号和所述选择信号而产生所述修复列地址。
10.如权利要求9所述的半导体集成电路，其中，所述选择信号发生单元被配置成在存储体激活信号的激活时段响应于所述剩余列地址而改变所述选择信号的值。
11.如权利要求9所述的半导体集成电路，还包括比较单元，所述比较单元被配置成将所述修复列地址与外部列地址进行比较并产生修复信号。
12.如权利要求9所述的半导体集成电路，还包括修复单元，所述修复单元被配置成如果修复信号被激活则激活修复列选择信号。
CN201210390230.4A 2012-05-30 2012-10-15 修复控制电路和使用修复控制电路的半导体集成电路 Active CN103456369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120057328A KR101877818B1 (ko) 2012-05-30 2012-05-30 리페어 제어 회로 및 이를 이용한 반도체 집적회로
KR10-2012-0057328 2012-05-30

Publications (2)

Publication Number Publication Date
CN103456369A CN103456369A (zh) 2013-12-18
CN103456369B true CN103456369B (zh) 2018-06-01

Family

ID=49671812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210390230.4A Active CN103456369B (zh) 2012-05-30 2012-10-15 修复控制电路和使用修复控制电路的半导体集成电路

Country Status (3)

Country Link
US (1) US8751885B2 (zh)
KR (1) KR101877818B1 (zh)
CN (1) CN103456369B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102016543B1 (ko) 2013-02-28 2019-09-02 에스케이하이닉스 주식회사 반도체 장치, 프로세서, 시스템 및 반도체 장치의 동작 방법
KR102152690B1 (ko) * 2014-06-26 2020-09-07 에스케이하이닉스 주식회사 래치 회로 및 이를 포함하는 반도체 장치
KR20160071769A (ko) * 2014-12-12 2016-06-22 삼성전자주식회사 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
KR20180081282A (ko) * 2017-01-06 2018-07-16 에스케이하이닉스 주식회사 반도체장치
CN109741782B (zh) * 2018-12-29 2020-10-16 西安紫光国芯半导体有限公司 一种dram的修复方法
CN112865781B (zh) * 2021-01-20 2022-04-12 长鑫存储技术有限公司 信号宽度修复电路、方法及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252604A (zh) * 1998-10-23 2000-05-10 联华电子股份有限公司 存储器元件的测试电路
CN1949396A (zh) * 2005-10-10 2007-04-18 海力士半导体有限公司 半导体存储器件的修复电路
US7826295B2 (en) * 2007-03-15 2010-11-02 Elpida Memory, Inc. Semiconductor memory device including a repair circuit which includes mode fuses
CN102237146A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体存储装置的修复电路和修复方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100855270B1 (ko) * 2007-02-15 2008-09-01 주식회사 하이닉스반도체 리페어 회로 및 이를 구비하는 반도체 메모리 장치
KR100913971B1 (ko) * 2007-11-30 2009-08-26 주식회사 하이닉스반도체 안티퓨즈 리페어 제어 회로 및 그를 갖는 디램을 포함하는반도체 장치
KR101409375B1 (ko) * 2008-01-31 2014-06-18 삼성전자주식회사 반도체 메모리장치의 블록 디코딩 회로
JP5474332B2 (ja) * 2008-10-30 2014-04-16 ピーエスフォー ルクスコ エスエイアールエル 半導体記憶装置及びその制御方法
KR101616093B1 (ko) * 2010-02-19 2016-04-27 삼성전자주식회사 리페어 동작을 수행하는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252604A (zh) * 1998-10-23 2000-05-10 联华电子股份有限公司 存储器元件的测试电路
CN1949396A (zh) * 2005-10-10 2007-04-18 海力士半导体有限公司 半导体存储器件的修复电路
US7826295B2 (en) * 2007-03-15 2010-11-02 Elpida Memory, Inc. Semiconductor memory device including a repair circuit which includes mode fuses
CN102237146A (zh) * 2010-04-30 2011-11-09 海力士半导体有限公司 半导体存储装置的修复电路和修复方法

Also Published As

Publication number Publication date
KR101877818B1 (ko) 2018-07-13
KR20130134070A (ko) 2013-12-10
US20130326268A1 (en) 2013-12-05
CN103456369A (zh) 2013-12-18
US8751885B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
US10734062B2 (en) Semiconductor device with array configuration including upper segment, lower segment classified according to refresh units, repair controllers for controlling repair operation of upper segment and lower segment
CN103456369B (zh) 修复控制电路和使用修复控制电路的半导体集成电路
US9741455B1 (en) Semiconductor memory device and operating method thereof
US20130117636A1 (en) Semiconductor memory device and system having redundancy cells
CN109726141B (zh) 用于防止对故障地址重复编程的存储装置及其操作方法
US20150043288A1 (en) Semiconductor memory device having fuse cell array
CN108615544B (zh) 半导体器件及包括其的半导体系统
US8913451B2 (en) Memory device and test method thereof
US7940583B2 (en) Semiconductor memory device, control method therefor, and method for determining repair possibility of defective address
US9362004B2 (en) Semiconductor device, semiconductor memory device and memory system
US9697885B1 (en) Semiconductor memory device and method for transferring weak cell information
US8867288B2 (en) Memory device and test method thereof
US9251917B2 (en) Memory device and defective address repair methods thereof
US20080298154A1 (en) Semiconductor memory device
US9093178B1 (en) Integrated circuit with programmable storage cell array and boot-up operation method thereof
US9508458B2 (en) Semiconductor memory device and operating method thereof
US7551498B2 (en) Implementation of column redundancy for a flash memory with a high write parallelism
US20160351277A1 (en) Semiconductor memory device and test operation method thereof
US9589668B2 (en) Semiconductor memory device for performing test operation of circuits related to repair scheme and operating method thereof
US9378801B2 (en) Semiconductor memory device
US20090116317A1 (en) Block repair apparatus and method thereof
US9036429B2 (en) Nonvolatile memory device and operating method thereof
US8462567B2 (en) Asynchronous semiconductor memory capable of preventing coupling noise
US9859024B2 (en) Nonvolatile memory circuit and memory device including same
US10032523B2 (en) Memory device including extra capacity and stacked memory device including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant