CN112865781B - 信号宽度修复电路、方法及电子设备 - Google Patents
信号宽度修复电路、方法及电子设备 Download PDFInfo
- Publication number
- CN112865781B CN112865781B CN202110073649.6A CN202110073649A CN112865781B CN 112865781 B CN112865781 B CN 112865781B CN 202110073649 A CN202110073649 A CN 202110073649A CN 112865781 B CN112865781 B CN 112865781B
- Authority
- CN
- China
- Prior art keywords
- signal
- width
- repair
- input
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017545—Coupling arrangements; Impedance matching circuits
Abstract
本公开是关于一种信号宽度修复电路、方法及电子设备,涉及集成电路技术领域。该信号宽度修复电路包括:延迟单元,用于接入输入信号,并将输入信号延迟预设时间,获得延迟信号,输入信号为高电平信号;信号重建单元,用于接入输入信号和延迟信号,并对输入信号和延迟信号进行修复处理,获得修复信号;信号选择单元,用于接入输入信号和修复信号,并对输入信号和修复信号进行选择输出,以获得宽度满足预设宽度的目标信号;其中,预设时间等于或大于预设宽度的时长。本公开提供一种对信号的宽度进行修复,使得修复后的信号宽度满足下一级电路使用要求的方法。
Description
技术领域
本公开涉及集成电路技术领域,具体而言,涉及一种信号宽度修复电路、信号宽度修复方法及电子设备。
背景技术
在集成电路的应用领域中,下一级电路的正常运行依赖于上一级电路所产生的信号是否满足最小使用要求。
然而,信号在上一级电路中传输的过程中,可能会因为信号之间在时间上的不匹配,或者是信号的传输路径过长等,导致上一级电路最终所产生的信号的宽度无法满足下一级电路的最小使用要求,从而影响下一级电路的正常使用。
需要说明的是,在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种信号宽度修复电路、信号宽度修复方法及电子设备,以提供一种对信号的宽度进行修复,使得修复后的信号宽度满足下一级电路使用要求的方法。
本公开的其他特性和优点将通过下面的详细描述变得显然,或部分地通过本发明的实践而习得。
根据本公开的第一方面,提供一种信号宽度修复电路,包括:
延迟单元,用于接入输入信号,并将所述输入信号延迟预设时间,获得延迟信号,所述输入信号为高电平信号;
信号重建单元,用于接入所述输入信号和所述延迟信号,并对所述输入信号和所述延迟信号进行修复处理,获得修复信号;
信号选择单元,用于接入所述输入信号和所述修复信号,并对所述输入信号和所述修复信号进行选择输出,以获得宽度满足预设宽度的目标信号;其中,所述预设时间等于或大于所述预设宽度的时长。
可选的,所述信号重建单元包括第一或非门、第二或非门和第一非门;其中,
所述第一或非门的输入端分别连接所述输入信号和所述第二或非门的输出信号;
所述第二或非门的输入端分别连接系统重置信号、所述延迟信号和所述第一或非门的输出信号;
所述第一非门的输入端与所述第一或非门的输出端连接,所述第一非门的输出端输出的是所述修复信号,所述修复信号的宽度满足所述预设宽度。
可选的,所述信号选择单元为第一多路选择器;
所述第一多路选择器的输入端分别接入所述输入信号和所述修复信号,所述第一多路选择器的控制端接入所述修复信号,所述第一多路选择器的输出端用于输出所述目标信号;
所述第一多路选择器用于在所述修复信号为1信号的时候,选择输出所述修复信号,在所述修复信号为0信号的时候,选择输出所述输入信号。
可选的,所述输入信号接入所述第一多路选择器的0输入端,所述修复信号接入所述第一多路选择器的1输入端。
可选的,还包括:第一缓冲器;其中,
所述第一缓冲器设置在所述第一多路选择器的用于接入所述输入信号的输入线路上。
可选的,所述信号选择单元包括第二多路选择器和信号宽度检测单元;其中,
所述信号宽度检测单元的输入端分别接入所述输入信号和所述延迟信号,所述信号宽度检测单元的输出端接入所述第二多路选择器的控制端;
所述第二多路选择器的输入端分别接入所述输入信号和所述修复信号,所述第二多路选择器的输出端用于输出所述目标信号;
所述信号选择单元用于在所述信号宽度检测单元的输出信号为1信号的时候,选择输出所述输入信号,在所述信号宽度检测单元的输出信号为0信号的时候,选择输出所述修复信号。
可选的,所述输入信号接入所述第二多路选择器的1输入端,所述修复信号接入所述第二多路选择器的0输入端。
可选的,所述信号宽度检测单元为或门。
可选的,还包括:第二缓冲器;其中,
所述第二缓冲器设置在所述第二多路选择器的用于接入所述输入信号的输入线路上。
可选的,所述延迟单元包括至少一个反相器串,所述反相器串包括多个串联相接的反相器。
可选的,所述延迟单元还包括多个开关,所述延迟单元中的多个反相器串串联连接,每个所述开关与一个所述反相器串并联连接。
可选的,所述延迟单元包括串联连接的四个所述反相器串,四个所述反相器串的延迟时间分别为0.1ns、0.2ns、0.2ns、0.5ns。
可选的,所述预设时间为0.1ns-1.0ns。
可选的,所述反相器的宽长比为1-2。
根据本公开的第二方面,提供一种信号宽度修复方法,用于信号宽度修复电路,所述信号宽度修复电路包括延迟单元、信号重建单元和信号选择单元;所述信号宽度修复方法包括:
控制所述延迟单元接入输入信号,并通过所述延迟单元将所述输入信号延迟预设时间,获得延迟信号,所述输入信号为高电平信号;
控制所述信号重建单元接入所述输入信号和所述延迟信号,并通过所述信号重建单元对所述输入信号和所述延迟信号进行修复处理,获得修复信号;
控制所述信号选择单元接入所述输入信号和所述修复信号,并通过所述信号选择单元对所述输入信号和所述修复信号进行选择输出,以获得宽度满足预设宽度的目标信号;其中,所述预设时间等于或大于所述预设宽度的时长。
根据本公开的第三方面,提供一种电子设备,包括:如上所述的信号宽度修复电路。
本公开提供的技术方案可以包括以下有益效果:
本公开的示例性实施例提供的信号宽度修复电路,主要针对的是输入信号为高电平信号的情况进行处理。通过在信号重建单元中接入输入信号和延迟信号,可以对输入信号进行修复获得修复信号;再通过信号选择单元对输入信号和修复信号进行选择性输出,从而可以获得宽度满足预设宽度的目标信号,达到对输入信号的宽度进行修复的目的,使得经过信号宽度修复电路的信号最终满足预设宽度使用需求。
应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,示出了符合本公开的实施例,并与说明书一起用于解释本公开的原理。显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。在附图中:
图1示意性示出了现有技术中一种逻辑电路的结构示意图;
图2示意性示出了图1中的逻辑电路对应的波形图;
图3示意性示出了现有技术中一种长距离传输电路的结构示意图;
图4示意性示出了图3中的长距离传输电路对应的波形图;
图5示意性示出了根据本公开的示例性实施例的一种信号宽度修复电路的结构示意图;
图6示意性示出了根据本公开的示例性实施例的宽度修复电路中的一种信号重建单元的结构示意图;
图7示意性示出了信号经过本公开的示例性实施例提供的信号重建单元的波形示意图;
图8示意性示出了本公开的示例性实施例的信号选择单元为第一多路选择器时的一种信号宽度修复电路的结构示意图;
图9示意性示出了图8所示的信号宽度修复电路对应的信号波形示意图;
图10示意性示出了本公开的示例性实施例的信号选择单元为第二多路选择器和信号宽度检测单元时的另一种信号宽度修复电路的结构示意图;
图11示意性示出了图10所示的信号宽度修复电路对应的信号波形示意图;
图12示意性示出了不同宽度的波形通过本公开的示例性实施例的信号宽度修复电路后的波形变化示意图;
图13示意性示出了根据本公开的示例性实施例的一种延迟单元的结构示意图;
图14示意性示出了根据本公开的示例性实施例的另一种延迟单元的结构示意图;
图15示意性示出了根据本公开的示例性实施例的信号宽度修复电路用于高电平信号的结构示意图;
图16示意性示出了根据本公开的示例性实施例的一种信号宽度修复方法的流程图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而,示例实施例能够以多种形式实施,且不应被理解为限于在此阐述的实施例;相反,提供这些实施例使得本公开将全面和完整,并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分,因而将省略对它们的重复描述。
此外,所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中,提供许多具体细节从而给出对本公开的实施例的充分理解。然而,本领域技术人员将意识到,可以实践本公开的技术方案而没有所述特定细节中的一个或更多,或者可以采用其它的方法、组元、装置、步骤等。在其它情况下,不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体,不一定必须与物理上独立的实体相对应。即,可以采用软件形式来实现这些功能实体,或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分,或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
信号在集成电路中传输的过程中,如果输入到某一个电路中的两个信号之间存在时间差,那么从该电路中输出的信号的宽度可能就会变窄,甚至无法满足实际需求,例如,无法满足下一级电路的信号宽度最小使用需求。
例如,如图1和图2所示,信号A和信号B在通过逻辑门电路100的时候,由于信号A和信号B之间存在α长度的时间差,TB比TA晚α,导致两个信号通过逻辑门电路100之后,所产生的输出信号C的宽度TC比信号A的宽度TA窄α长度,使得信号C有可能无法满足下一级电路的最小使用要求,而影响下一级电路的正常使用。
还有一种情况,如图3和图4所示,信号D在经过长距离线路300传输之后,信号D会发生衰减,所输出的信号E宽度变窄,甚至有可能失真,同样也存在无法满足下一级电路的最小使用要求的情况,进而影响下一级电路的正常使用。如图4所示,信号E的宽度TE明显小于信号D的宽度TD。
基于此,本示例性实施例提供了一种信号宽度修复电路,对于宽度小于实际使用需求的信号,可以进行宽度扩展处理,以使信号的宽度达到实际使用需求;对于宽度满足甚至大于实际使用需求的信号则不会产生任何影响。
参照图5,示意性示出了根据本公开的示例性实施例的一种信号宽度修复电路的结构示意图。如图5所示,该信号宽度修复电路包括:延迟单元510、信号重建单元520和信号选择单元530;其中,
延迟单元510用于接入输入信号,并将输入信号延迟预设时间,获得延迟信号,输入信号为高电平信号;通过输入信号获取延迟信号,在后续信号处理过程中,可以借用输入信号和延迟信号来达到修复信号宽度的目的。
需要说明的是,此处的输入信号可以为上述所提到的信号宽度较窄的信号C或信号E,即宽度无法满足实际使用需求的信号。
信号重建单元520,用于接入输入信号和延迟信号,并对输入信号和延迟信号进行修复处理,获得修复信号;在本示例性实施例中,所获得的修复信号的宽度是等于或大于预设宽度的信号。
信号选择单元530,用于接入输入信号和修复信号,并对输入信号和修复信号进行选择输出,以获得宽度满足预设宽度的目标信号;其中,预设时间等于或大于预设宽度的时长。通过选择性输出输入信号和修复信号,可以获得宽度满足预设宽度的目标信号。
本公开的示例性实施例提供的信号宽度修复电路,主要针对的是输入信号为高电平信号的情况进行处理。通过在信号重建单元中接入输入信号和延迟信号,可以对输入信号进行修复获得修复信号;再通过信号选择单元对输入信号和修复信号进行选择性输出,从而可以获得宽度满足预设宽度的目标信号,达到对输入信号的宽度进行修复的目的,使得经过信号宽度修复电路的信号最终满足预设宽度使用需求。
下面,将对本公开的示例性实施例提供的信号宽度修复电路的具体结构及其功能进行进一步说明:
参照图6,示意性示出了根据本公开的示例性实施例的一种信号重建单元的结构示意图。本示例性实施例中,信号重建单元520可以包括第一或非门521、第二或非门522和第一非门523;其中,
第一或非门521的输入端分别连接输入信号IN和第二或非门522的输出信号Y1;该第一或非门521为两输入或非门。
第二或非门522的输入端分别连接系统重置信号RST、延迟信号DL和第一或非门521的输出信号Y2;延迟信号DL是输入信号IN延迟预设时间获得的,该第二或非门522为三输入或非门。
第一非门523的输入端与第一或非门521的输出端连接,即第一非门523的输入端接入第一或非门521的输出信号Y2;第一非门523的输出端输出的是修复信号RP,修复信号RP的宽度满足预设宽度。
参照图7,示意性示出了信号经过本公开的示例性实施例提供的信号重建单元的波形示意图。如图7所示,本公开的示例性实施例提供的信号重建单元520为高使能单元,所输入其中的信号皆为高电平信号。在系统重置信号RST进行重置之前,即系统重置信号RST向第二或非门522输入高电平信号之前,该信号重建单元520所输出的修复信号RP是未知的,具体是保持之前的信号不变,如表1所示。
当系统重置信号RST向第二或非门522的输入变为高电平信号时,RST变为1信号;当RST为1信号的时候,第二或非门522的输出信号Y1变为0信号;由于输入信号IN和第二或非门522的输出信号Y1均为0信号,那么经过第一或非门521之后,第一或非门521的输出信号Y2为1信号,最后,为1信号的输出信号Y2经过第一非门523之后,使得修复信号RP变为0信号。
接着,当输入信号IN向第一或非门521的输入变为高电平信号时,即输入信号IN变为1信号;此时,第一或非门521的输出信号Y2变为0信号,那么,经过第一非门523之后使得修复信号RP变为1信号。此种情况下的修复信号RP不受延迟信号DL的影响,即延迟信号DL可以为任意。
当延迟信号DL向第二或非门522的输入为高电平信号时,即延迟信号DL变为1信号;此时,第二或非门522的输出信号Y1变为0信号,只有当输入信号IN变为0信号时,第一或非门521才会发生信号翻转,所输出的输出信号Y2才会变为1信号,从而使得最终的修复信号RP变为0信号。
如图7所示,输入信号IN为高电平信号时的起始时间、延迟信号DL为高电平信号时的起始时间之间的时间段记为TDL,TDL就是延迟信号DL的延迟时间,也就是预设时间。同时,TDL还是输出的修复信号RP的宽度的时长;由于预设时间等于或大于预设宽度的时长,因此,修复信号RP的宽度满足预设宽度要求。
表1
RST | IN | DL | RP |
0 | 0 | 0 | Keep |
1 | 0 | 0 | 0 |
0 | 1 | 任意 | 1 |
0 | 0 | 1 | 0 |
在本公开的示例性实施例中,信号选择单元530可以为第一多路选择器531。参照图8,示意性示出了本公开的示例性实施例的信号选择单元为第一多路选择器时的一种信号宽度修复电路的结构示意图。
如图8所示,第一多路选择器531的输入端5311和5312分别接入输入信号IN和修复信号RP,即第一多路选择器531的输入端5311与信号重建单元520的输出端连接。第一多路选择器531的控制端5313接入修复信号RP,第一多路选择器531的输出端用于输出目标信号OUT;其中,第一多路选择器531可以用于在修复信号RP为1信号的时候,选择输出修复信号RP,在修复信号RP为0信号的时候,选择输出输入信号IN。
本示例实施例中,输入信号IN接入第一多路选择器531的0输入端,也就是说,第一多路选择器531的输入端5312为0输入端,修复信号RP接入第一多路选择器531的1输入端,也就是说,第一多路选择器531的输入端5311为1输入端。在修复信号RP为1信号的时候,第一多路选择器531会选择输出该修复信号RP;在修复信号RP为0信号的时候,第一多路选择器531会选择输出输入信号IN。具体的波形图可以参照图9所示。
图9示出了输入信号IN、延迟信号DL、修复信号RP和目标信号OUT的对应波形图。如图9所示,在输入信号IN的宽度小于预设宽度Tmin的时候,相应的延迟信号DL、修复信号RP和目标信号OUT的波形如区域一901中所示。如果延迟信号DL是输入信号IN延迟了Tmin,则修复信号RP的宽度也为Tmin。在修复信号RP为1信号的时候,第一多路选择器531输出的目标信号OUT和修复信号RP的波形相同,目标信号OUT的宽度为Tmin,满足预设宽度需求。
在输入信号IN的宽度大于预设宽度的时候,相应的延迟信号DL、修复信号RP和目标信号OUT的波形如区域二902中所示。如果延迟信号DL是输入信号IN延迟了Tmin,修复信号RP的波形与输入信号IN相同,修复信号RP的宽度的时长大于预设宽度的时长Tmin。在修复信号RP为1信号的时候,第一多路选择器531输出的目标信号OUT和修复信号RP的波形相同,目标信号OUT的宽度的时长大于Tmin,满足预设宽度需求。
如图8所示,本示例性实施例提供的一种信号宽度修复电路中还设置有第一缓冲器540;其中,第一缓冲器540设置在第一多路选择器531的用于接入输入信号IN的输入线路上,第一缓冲器540用于增强输入信号IN,以避免输入信号IN失真。
在本公开的示例性实施例中,参照图10,示意性示出了本公开的示例性实施例的信号选择单元为第二多路选择器和信号宽度检测单元时的另一种信号宽度修复电路的结构示意图,信号选择单元530还可以由第二多路选择器532和信号宽度检测单元533组成。
如图10所示,信号宽度检测单元533的输入端分别接入输入信号IN和延迟信号DL,信号宽度检测单元533的输出端接入第二多路选择器532的控制端;第二多路选择器532的输入端分别接入输入信号IN和修复信号RP,第二多路选择器532的输出端用于输出目标信号OUT。
本示例性实施例中,信号选择单元530可以用于在信号宽度检测单元533的输出信号DS为1信号的时候,选择输出输入信号IN;在信号宽度检测单元533的输出信号DS为0信号的时候,选择输出修复信号RP。
在实际应用中,信号宽度检测单元533可以为或门,需要说明的是,信号宽度检测单元533还可以是其他结构,以在输入信号IN宽度无法满足预设宽度需求的时候,输出修复信号RP;在输入信号IN宽度满足预设宽度需求的时候,输出输入信号IN,本示例性实施例对此不作特殊限定。
本示例性实施例中,输入信号IN接入第二多路选择器532的1输入端,也就是说,第二多路选择器532的接入输入信号IN的输入端5322为1输入端,修复信号RP接入第二多路选择器532的0输入端,也就是说,第二多路选择器532的接入修复信号RP的输入端5321为0输入端。
参照图11,示出了图10所示的信号宽度修复电路对应的波形图。图11中示出了输入信号IN、延迟信号DL、修复信号RP、宽度检测单元的输出信号DS和目标信号OUT的对应波形图。在输入信号IN的宽度小于预设宽度的时候,相应的延迟信号DL、修复信号RP、宽度检测单元的输出信号DS和目标信号OUT的波形如区域一1101中所示。如果延迟信号DL是输入信号IN延迟了Tmin,则修复信号RP的宽度也为Tmin;此阶段的输出信号DS为多段信号。如图11所示,在输出信号DS为1信号的时候,选择输出输入信号IN,由于对应的输入信号IN为高电平信号1,因此输出的目标信号OUT也为高电平信号1;在输出信号DS为0信号的时候,选择输出修复信号RP,而此时所对应的修复信号RP为高电平信号1。最终,所输出的目标信号OUT的高电平阶段的宽度为Tmin,满足预设宽度需求。
在输入信号IN的宽度大于预设宽度的时候,相应的延迟信号DL、修复信号RP、宽度检测单元的输出信号DS和目标信号OUT的波形如区域二1102中所示。如果延迟信号DL是输入信号IN延迟了Tmin,修复信号RP的波形与输入信号IN相同,修复信号RP的宽度的时长大于预设宽度的时长Tmin;相应的,输出信号DS的高电平阶段宽度为输入信号IN和延迟信号DL叠加后的总宽度,且该总宽度大于输入信号IN的宽度。如图11所示,在输出信号DS为1信号的时候,选择输出输入信号IN,获得最终的目标信号OUT与输入信号IN相同,高电平阶段的宽度为Tmin,满足预设宽度需求。
通过图9和图11可以看出,对于输入信号IN的宽度大于预设宽度的情况,输入信号IN通过本示例性实施例提供的信号宽度修复电路后,会保持原波形不变。如图12所示,输入信号IN有三种不同宽度的波形:波形一1201、波形二1202和波形三1203,其中,波形一1201和波形二1202的宽度的时长小于Tmin,波形三1203的宽度的时长大于Tmin;最终获得的目标信号OUT中,波形一1201和波形二1202对应的目标信号OUT的宽度都扩大到Tmin,而波形三1203对应的目标信号OUT维持原波形。
如图10所示,本示例性实施例提供的另一种信号宽度修复电路中还设置有第二缓冲器550;其中,第二缓冲器550设置在第二多路选择器532的用于接入输入信号IN的输入线路上,第二缓冲器550用于增强输入信号IN,以避免输入信号IN失真。
参照图13,示意性示出了根据本公开的示例性实施例的一种延迟单元的结构示意图。可选的,延迟单元510可以包括至少一个反相器串511,一个反相器串511串联多个反相器5111。通过多个反相器5111可以达到对输入信号IN进行延迟的目的。
在实际应用中,不同的反相器5111个数,可以对输入信号IN延迟不同的时间,因此,可以根据预设时间的大小,选择反相器5111的个数。
本示例性实施例中,为了获得延迟时间可调节的延迟单元510,可以串联多个反相器串511,并设置多个开关512,每个开关512与一个反相器串511并联连接,如图14所示。可以根据需要延迟的预设时间的大小,选择需要连通的反相器串511,把不需要连通的反相器串511,通过闭合相应的开关512短路即可。
可选的,本示例性实施例中,延迟单元510包括串联连接的四个反相器串511,四个反相器串511的延迟时间分别为0.1ns、0.2ns、0.2ns、0.5ns。那么由该四个反相器串511选择组合而成的预设时间的范围可以包括0.1ns-1.0ns,具体的组合方式如表2所示。
表2
0.1ns | 0.2ns | 0.2ns | 0.5ns | 预设时间 |
√ | 0.1ns | |||
√ | 0.2ns | |||
√ | √ | 0.31ns | ||
√ | √ | 0.4ns | ||
√ | 0.5ns | |||
√ | √ | 0.6ns | ||
√ | √ | 0.7ns | ||
√ | √ | √ | 0.8ns | |
√ | √ | √ | 0.9ns | |
√ | √ | √ | √ | 1.0ns |
其中的√代表被选中的反相器串。
在实际应用中,反相器5111的宽长比越小,所通过的电流越小,则所需要传输的时间会变长,因此,对输入信号IN的延迟时间也会变长,选择合适的宽长比也是获得预设时间延迟信号DL的方法,本示例性实施例中,将反相器5111的宽长比设定在1-2之间。
如前所述,本示例性实施例提供的上述信号宽度修复电路,主要适用于输入信号IN为高电平信号的情况。然而,当输入信号IN为低电平信号的情况下,可以如图15所示在输入信号IN的线路上设置第二非门560,在输出的目标信号OUT上设置第三非门570,即在输入信号IN进入信号宽度修复电路1500之前,对输入信号IN取非;在信号宽度修复电路1500对信号进行处理后,可以对其输出信号OUT取非,获得低电平信号。
参照图16,示出了根据本公开的示例性实施例的一种信号宽度修复方法的流程图。参照图16,该信号宽度修复方法用于信号宽度修复电路,该信号宽度修复电路包括延迟单元、信号重建单元和信号选择单元;所述信号宽度修复方法包括以下步骤:
步骤S1610,控制延迟单元接入输入信号,并通过延迟单元将输入信号延迟预设时间,获得延迟信号,输入信号为高电平信号;
步骤S1620,控制信号重建单元接入输入信号和延迟信号,并通过信号重建单元对输入信号和延迟信号进行修复处理,获得修复信号;
步骤S1630,控制信号选择单元接入输入信号和修复信号,并通过信号选择单元对输入信号和修复信号进行选择输出,以获得宽度满足预设宽度的目标信号;其中,预设时间等于或大于预设宽度的时长。
上述信号宽度修复方法中对步骤S1610-步骤S1630进行具体执行的延迟单元、信号重建单元和信号选择单元的具体细节已经在对应的信号宽度修复电路中进行了详细的描述,因此此处不再赘述。
本示例性实施例还提供了一种电子设备,该电子设备包括上述的信号宽度修复电路,该电子设备中的信号经过该信号宽度修复电路处理后,宽度可以满足下一级电路的使用需求,并且信号的强度也可以得到加强。
在上述实施例中,可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时,可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行计算机程序指令时,全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中,或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如,软盘、硬盘、磁带),光介质(例如,DVD)、或者半导体介质(例如固态硬盘(solid state disk,SSD))等。本公开实施例中,计算机可以包括前面所述的装置。
尽管在此结合各实施例对本公开进行了描述,然而,在实施所要求保护的本公开过程中,本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书,可理解并实现所述公开实施例的其他变化。在权利要求中,“包括”(comprising)一词不排除其他组成部分或步骤,“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施,但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本公开进行了描述,显而易见的,在不脱离本公开的精神和范围的情况下,可对其进行各种修改和组合。相应地,本说明书和附图仅仅是所附权利要求所界定的本公开的示例性说明,且视为已覆盖本公开范围内的任意和所有修改、变化、组合或等同物。显然,本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样,倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内,则本公开也意图包含这些改动和变型在内。
Claims (16)
1.一种信号宽度修复电路,其特征在于,包括:
延迟单元,用于接入输入信号,并将所述输入信号延迟预设时间,获得延迟信号,所述输入信号为高电平信号;
信号重建单元,用于接入所述输入信号和所述延迟信号,并对所述输入信号和所述延迟信号进行修复处理,输出修复信号,取所述输入信号翻转为高电平信号的起始时刻,将输出的所述修复信号翻转为高电平信号,取所述延迟信号翻转为高电平信号的起始时刻,将输出的所述修复信号翻转为低电平信号,使输出的所述修复信号的宽度等于所述预设时间;
信号选择单元,用于接入所述输入信号和所述修复信号,并对所述输入信号和所述修复信号进行选择输出,以获得宽度满足预设宽度的目标信号;其中,所述预设时间等于或大于所述预设宽度的时长。
2.根据权利要求1所述的信号宽度修复电路,其特征在于,所述信号重建单元包括第一或非门、第二或非门和第一非门;其中,
所述第一或非门的输入端分别连接所述输入信号和所述第二或非门的输出信号;
所述第二或非门的输入端分别连接系统重置信号、所述延迟信号和所述第一或非门的输出信号;
所述第一非门的输入端与所述第一或非门的输出端连接,所述第一非门的输出端输出的是所述修复信号,所述修复信号的宽度满足所述预设宽度。
3.根据权利要求1所述的信号宽度修复电路,其特征在于,所述信号选择单元为第一多路选择器;
所述第一多路选择器的输入端分别接入所述输入信号和所述修复信号,所述第一多路选择器的控制端接入所述修复信号,所述第一多路选择器的输出端用于输出所述目标信号;
所述第一多路选择器用于在所述修复信号为1信号的时候,选择输出所述修复信号,在所述修复信号为0信号的时候,选择输出所述输入信号。
4.根据权利要求3所述的信号宽度修复电路,其特征在于,所述输入信号接入所述第一多路选择器的0输入端,所述修复信号接入所述第一多路选择器的1输入端。
5.根据权利要求3或4所述的信号宽度修复电路,其特征在于,还包括:第一缓冲器;其中,
所述第一缓冲器设置在所述第一多路选择器的用于接入所述输入信号的输入线路上。
6.根据权利要求1所述的信号宽度修复电路,其特征在于,所述信号选择单元包括第二多路选择器和信号宽度检测单元;其中,
所述信号宽度检测单元的输入端分别接入所述输入信号和所述延迟信号,所述信号宽度检测单元的输出端接入所述第二多路选择器的控制端;
所述第二多路选择器的输入端分别接入所述输入信号和所述修复信号,所述第二多路选择器的输出端用于输出所述目标信号;
所述信号选择单元用于在所述信号宽度检测单元的输出信号为1信号的时候,选择输出所述输入信号,在所述信号宽度检测单元的输出信号为0信号的时候,选择输出所述修复信号。
7.根据权利要求6所述的信号宽度修复电路,其特征在于,所述输入信号接入所述第二多路选择器的1输入端,所述修复信号接入所述第二多路选择器的0输入端。
8.根据权利要求6或7所述的信号宽度修复电路,其特征在于,所述信号宽度检测单元为或门。
9.根据权利要求6所述的信号宽度修复电路,其特征在于,还包括:第二缓冲器;其中,
所述第二缓冲器设置在所述第二多路选择器的用于接入所述输入信号的输入线路上。
10.根据权利要求1所述的信号宽度修复电路,其特征在于,所述延迟单元包括至少一个反相器串,所述反相器串包括多个串联相接的反相器。
11.根据权利要求10所述的信号宽度修复电路,其特征在于,所述延迟单元还包括多个开关,所述延迟单元中的多个反相器串串联连接,每个所述开关与一个所述反相器串并联连接。
12.根据权利要求11所述的信号宽度修复电路,其特征在于,所述延迟单元包括串联连接的四个所述反相器串,四个所述反相器串的延迟时间分别为0.1ns、0.2ns、0.2ns、0.5ns。
13.根据权利要求1或10所述的信号宽度修复电路,其特征在于,所述预设时间为0.1ns-1.0ns。
14.根据权利要求10-12任一项所述的信号宽度修复电路,其特征在于,所述反相器的宽长比为1-2。
15.一种信号宽度修复方法,其特征在于,用于信号宽度修复电路,所述信号宽度修复电路包括延迟单元、信号重建单元和信号选择单元;所述信号宽度修复方法包括:
控制所述延迟单元接入输入信号,并通过所述延迟单元将所述输入信号延迟预设时间,获得延迟信号,所述输入信号为高电平信号;
控制所述信号重建单元接入所述输入信号和所述延迟信号,并通过所述信号重建单元对所述输入信号和所述延迟信号进行修复处理,输出修复信号,取所述输入信号翻转为高电平信号的起始时刻,将输出的所述修复信号翻转为高电平信号,取所述延迟信号翻转为高电平信号的起始时刻,将输出的所述修复信号翻转为低电平信号,使输出的所述修复信号的宽度等于所述预设时间;
控制所述信号选择单元接入所述输入信号和所述修复信号,并通过所述信号选择单元对所述输入信号和所述修复信号进行选择输出,以获得宽度满足预设宽度的目标信号;其中,所述预设时间等于或大于所述预设宽度的时长。
16.一种电子设备,其特征在于,包括:如权利要求1-14任一项所述的信号宽度修复电路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110073649.6A CN112865781B (zh) | 2021-01-20 | 2021-01-20 | 信号宽度修复电路、方法及电子设备 |
PCT/CN2021/110115 WO2022156185A1 (zh) | 2021-01-20 | 2021-08-02 | 信号宽度修复电路、方法及电子设备 |
US17/487,650 US11463073B2 (en) | 2021-01-20 | 2021-09-28 | Signal width repair circuit and method, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110073649.6A CN112865781B (zh) | 2021-01-20 | 2021-01-20 | 信号宽度修复电路、方法及电子设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112865781A CN112865781A (zh) | 2021-05-28 |
CN112865781B true CN112865781B (zh) | 2022-04-12 |
Family
ID=76007577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110073649.6A Active CN112865781B (zh) | 2021-01-20 | 2021-01-20 | 信号宽度修复电路、方法及电子设备 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN112865781B (zh) |
WO (1) | WO2022156185A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11463073B2 (en) | 2021-01-20 | 2022-10-04 | Changxin Memory Technologies, Inc. | Signal width repair circuit and method, and electronic device |
CN112865781B (zh) * | 2021-01-20 | 2022-04-12 | 长鑫存储技术有限公司 | 信号宽度修复电路、方法及电子设备 |
US11894083B2 (en) | 2021-01-20 | 2024-02-06 | Changxin Memory Technologies, Inc. | Signal width repair circuit and method, and electronic device |
CN114826241A (zh) * | 2021-01-20 | 2022-07-29 | 长鑫存储技术有限公司 | 信号宽度修复电路、方法及电子设备 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3601709A (en) * | 1967-08-09 | 1971-08-24 | Vladimir Nikollevich Dyachkov | A pulse train regeneration system |
JPH10303709A (ja) * | 1997-04-25 | 1998-11-13 | Advantest Corp | パルス幅整形回路 |
TW432800B (en) * | 1997-04-25 | 2001-05-01 | Advantest Corp | Pulse width formatting circuit |
CN103297001A (zh) * | 2013-05-17 | 2013-09-11 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
CN103456369A (zh) * | 2012-05-30 | 2013-12-18 | 爱思开海力士有限公司 | 修复控制电路和使用修复控制电路的半导体集成电路 |
CN109768794A (zh) * | 2017-11-09 | 2019-05-17 | 英飞凌科技股份有限公司 | 延时电路和puf仲裁器电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10311856A (ja) * | 1997-05-09 | 1998-11-24 | Sony Corp | パルス幅検出装置および方法 |
US6833736B2 (en) * | 2003-02-07 | 2004-12-21 | Toshiba America Electronic Components, Inc. | Pulse generating circuit |
WO2004086622A1 (ja) * | 2003-03-25 | 2004-10-07 | Fujitsu Limited | 遅延回路、および遅延回路の制御方法 |
KR101080199B1 (ko) * | 2008-12-24 | 2011-11-07 | 주식회사 하이닉스반도체 | 지연 회로 |
US10236871B2 (en) * | 2016-10-28 | 2019-03-19 | Mosway Technologies Limited | Pulse width filtering circuit |
WO2019061077A1 (zh) * | 2017-09-27 | 2019-04-04 | 深圳市汇顶科技股份有限公司 | 脉宽修正电路、脉宽修正方法及电子设备 |
CN112865781B (zh) * | 2021-01-20 | 2022-04-12 | 长鑫存储技术有限公司 | 信号宽度修复电路、方法及电子设备 |
-
2021
- 2021-01-20 CN CN202110073649.6A patent/CN112865781B/zh active Active
- 2021-08-02 WO PCT/CN2021/110115 patent/WO2022156185A1/zh active Application Filing
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3601709A (en) * | 1967-08-09 | 1971-08-24 | Vladimir Nikollevich Dyachkov | A pulse train regeneration system |
JPH10303709A (ja) * | 1997-04-25 | 1998-11-13 | Advantest Corp | パルス幅整形回路 |
TW432800B (en) * | 1997-04-25 | 2001-05-01 | Advantest Corp | Pulse width formatting circuit |
CN103456369A (zh) * | 2012-05-30 | 2013-12-18 | 爱思开海力士有限公司 | 修复控制电路和使用修复控制电路的半导体集成电路 |
CN103297001A (zh) * | 2013-05-17 | 2013-09-11 | 中科院微电子研究所昆山分所 | 一种脉冲整形电路及脉冲整形方法 |
CN109768794A (zh) * | 2017-11-09 | 2019-05-17 | 英飞凌科技股份有限公司 | 延时电路和puf仲裁器电路 |
Also Published As
Publication number | Publication date |
---|---|
WO2022156185A1 (zh) | 2022-07-28 |
CN112865781A (zh) | 2021-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112865781B (zh) | 信号宽度修复电路、方法及电子设备 | |
CN109039307B (zh) | 双沿防抖电路结构 | |
US9754062B2 (en) | Timing adjustments across transparent latches to facilitate power reduction | |
CN115796093B (zh) | 电路时序优化方法、装置、电子设备及存储介质 | |
US7747972B2 (en) | Methods and apparatuses for timing analysis of electronic circuits | |
US20180075183A1 (en) | Accurate statistical timing for boundary gates of hierarchical timing models | |
US9984189B2 (en) | Data clocked retimer model | |
CN114826241A (zh) | 信号宽度修复电路、方法及电子设备 | |
CN112100969A (zh) | 时序分析方法、电路、装置及存储介质 | |
US20220239285A1 (en) | Signal width repair circuit and method, and electronic device | |
US11120189B2 (en) | Single-ended-mode to mixed-mode transformer spice circuit model for high-speed system signal integrity simulations | |
US20030212972A1 (en) | Unconventional clocked circuit components having multiple timing models | |
US10145892B2 (en) | Increasing the resolution of on-chip measurement circuits | |
US11482992B2 (en) | Clock sweeping system | |
US20080069277A1 (en) | Method and apparatus for modeling signal delays in a metastability protection circuit | |
US9712315B1 (en) | Reference clocked retimer model | |
JP3329323B2 (ja) | 波形なまり検証方法及び波形なまり検証装置 | |
CN114021509A (zh) | 在验证期间的逻辑设计中的根时钟频率的动态调整 | |
US10289786B1 (en) | Circuit design transformation for automatic latency reduction | |
US11894083B2 (en) | Signal width repair circuit and method, and electronic device | |
CN115001694B (zh) | 基于级联开关和响应筛选电路的apuf电路结构 | |
JP2002259488A (ja) | クロックスキュー検証方法 | |
US6766484B2 (en) | Method and apparatus for fully characterizing propagation delay through an n-input circuit | |
JPH0455774A (ja) | 同期型ff間のオーバディレイテスト方式 | |
JP2002259480A (ja) | クロストーク回避方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |