KR101080199B1 - 지연 회로 - Google Patents
지연 회로 Download PDFInfo
- Publication number
- KR101080199B1 KR101080199B1 KR1020080132793A KR20080132793A KR101080199B1 KR 101080199 B1 KR101080199 B1 KR 101080199B1 KR 1020080132793 A KR1020080132793 A KR 1020080132793A KR 20080132793 A KR20080132793 A KR 20080132793A KR 101080199 B1 KR101080199 B1 KR 101080199B1
- Authority
- KR
- South Korea
- Prior art keywords
- output
- signal
- response
- delay
- pulse
- Prior art date
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 9
- 230000004913 activation Effects 0.000 claims abstract description 6
- 239000003990 capacitor Substances 0.000 claims 2
- 230000001934 delay Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/14—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of delay lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
Description
Claims (14)
- 입력 신호의 라이징 에지(Rising Edge)에 응답하여 기설정된 폭을 갖는 펄스 신호를 생성하도록 구성된 펄스 생성부;상기 펄스 신호에 응답하여 기 설정된 시간 후 출력 신호를 활성화시키도록 구성된 타이밍 조정부; 및상기 출력 신호의 활성화에 응답하여 상기 출력 신호의 펄스 폭을 조정하도록 구성된 펄스 폭 조정부를 구비하는 지연 회로.
- 제 1 항에 있어서,제어신호에 응답하여 상기 출력 신호를 초기화시키기 위한 초기화부를 더 구비하는 것을 특징으로 하는 지연 회로.
- 제 2 항에 있어서,상기 제어신호로서 파워 업 신호(Power up Signal)를 사용하도록 구성된 지연 회로.
- 제 2 항에 있어서,상기 타이밍 조정부는상기 펄스 신호에 응답하여 전원 전압을 출력하도록 구성된 제 1 스위칭 소 자, 및상기 제 1 스위칭 소자의 출력을 지연시켜 상기 출력 신호의 활성화 타이밍을 결정하도록 구성된 제 1 지연 소자를 구비하는 지연 회로.
- 제 4 항에 있어서,상기 제 1 스위칭 소자의 출력을 래치하도록 구성된 제 1 래치부, 및상기 제 1 지연 소자의 출력을 래치하도록 구성된 제 2 래치부를 더 구비하는 것을 특징으로 하는 지연 회로.
- 제 5 항에 있어서,상기 제 1 래치부는 상기 펄스 생성부의 출력에 응답하여 동작하도록 구성됨을 특징으로 하는 지연 회로.
- 제 6 항에 있어서,상기 제 2 래치부는 상기 제 1 스위칭 소자의 출력에 응답하여 동작하도록 구성됨을 특징으로 하는 지연 회로.
- 제 4 항에 있어서,상기 펄스 폭 조정부는상기 제 1 지연 소자의 출력을 기설정된 시간 동안 지연시키도록 구성된 제 2 지연 소자, 및상기 제 2 지연 소자의 출력에 응답하여 상기 출력 신호를 비활성화시키도록 구성된 제 2 스위칭 소자를 구비하는 것을 특징으로 하는 지연 회로.
- 제 8 항에 있어서,상기 제 1 지연 소자 및 상기 제 2 지연 소자는 저항과 커패시터 조합으로 구성되는 것을 특징으로 하는 지연 회로.
- 입력 신호의 라이징 에지(Rising Edge)에 응답하여 기설정된 폭을 갖는 펄스 신호를 생성하도록 구성된 펄스 생성부;상기 펄스 신호에 응답하여 전원 레벨을 출력하도록 구성된 제 1 스위칭 소자;상기 제 1 스위칭 소자의 출력을 제 1 설정시간 동안 지연시켜 출력함으로써 출력 신호를 활성화시키도록 구성된 제 1 지연 소자;상기 제 1 지연 소자의 출력을 제 2 설정시간 동안 지연시키도록 구성된 제 2 지연 소자; 및상기 제 2 지연 소자의 출력에 응답하여 상기 출력 신호를 비활성화시키도록 구성된 제 2 스위칭 소자를 구비하는 지연 회로.
- 제 10 항에 있어서,상기 제 1 스위칭 소자의 출력을 래치하도록 구성된 제 1 래치부, 및상기 제 1 지연 소자의 출력을 래치하도록 구성된 제 2 래치부를 더 구비하는 것을 특징으로 하는 지연 회로.
- 제 11 항에 있어서,상기 제 1 래치부는 상기 펄스 생성부의 출력에 응답하여 동작하도록 구성됨을 특징으로 하는 지연 회로.
- 제 12 항에 있어서,상기 제 2 래치부는 상기 제 1 스위칭 소자의 출력에 응답하여 동작하도록 구성됨을 특징으로 하는 지연 회로.
- 제 11 항에 있어서,상기 제 1 지연 소자 및 상기 제 2 지연 소자는 저항과 커패시터 조합으로 구성되는 것을 특징으로 하는 지연 회로.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080132793A KR101080199B1 (ko) | 2008-12-24 | 2008-12-24 | 지연 회로 |
| US12/494,451 US8026752B2 (en) | 2008-12-24 | 2009-06-30 | Delay circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080132793A KR101080199B1 (ko) | 2008-12-24 | 2008-12-24 | 지연 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100074385A KR20100074385A (ko) | 2010-07-02 |
| KR101080199B1 true KR101080199B1 (ko) | 2011-11-07 |
Family
ID=42265094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080132793A KR101080199B1 (ko) | 2008-12-24 | 2008-12-24 | 지연 회로 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8026752B2 (ko) |
| KR (1) | KR101080199B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100124534A (ko) * | 2009-05-19 | 2010-11-29 | 삼성전자주식회사 | 알킬화 비스페놀계 화합물, 그 제조방법, 이로부터 형성된 술포네이티드 폴리아릴렌술폰, 이를 이용한 연료전지 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9858134B2 (en) * | 2015-04-08 | 2018-01-02 | Microsemi Semiconductor Ulc | Low latency digital clock fault detector |
| CN112865781B (zh) * | 2021-01-20 | 2022-04-12 | 长鑫存储技术有限公司 | 信号宽度修复电路、方法及电子设备 |
| CN116938198B (zh) * | 2023-07-20 | 2024-06-21 | 上海奎芯集成电路设计有限公司 | 脉冲上升下降沿延迟电路及脉冲上升下降沿延迟芯片 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2718118B2 (ja) | 1988-12-13 | 1998-02-25 | ソニー株式会社 | 可変遅延装置 |
| US5465076A (en) | 1991-10-04 | 1995-11-07 | Nippondenso Co., Ltd. | Programmable delay line programmable delay circuit and digital controlled oscillator |
| JP2001291388A (ja) | 2000-04-05 | 2001-10-19 | Nec Corp | Ｄｌｌ回路、それを使用する半導体装置及びタイミング生成方法 |
| JP3866594B2 (ja) | 2002-03-15 | 2007-01-10 | Ｎｅｃエレクトロニクス株式会社 | 遅延回路と半導体記憶装置及び半導体記憶装置の制御方法 |
| JP4392681B2 (ja) | 2002-11-15 | 2010-01-06 | エルピーダメモリ株式会社 | 半導体記憶装置 |
| DE102004021694B4 (de) | 2004-04-30 | 2010-03-11 | Qimonda Ag | Verfahren und Schaltungsanordnung zum Steuern eines Schreibzugriffs auf einen Halbleiterspeicher |
| JP2005348296A (ja) | 2004-06-07 | 2005-12-15 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| KR101274210B1 (ko) * | 2007-08-10 | 2013-06-17 | 삼성전자주식회사 | 플립-플롭 회로 |
-
2008
- 2008-12-24 KR KR1020080132793A patent/KR101080199B1/ko active IP Right Grant
-
2009
- 2009-06-30 US US12/494,451 patent/US8026752B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100124534A (ko) * | 2009-05-19 | 2010-11-29 | 삼성전자주식회사 | 알킬화 비스페놀계 화합물, 그 제조방법, 이로부터 형성된 술포네이티드 폴리아릴렌술폰, 이를 이용한 연료전지 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8026752B2 (en) | 2011-09-27 |
| US20100156490A1 (en) | 2010-06-24 |
| KR20100074385A (ko) | 2010-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101080199B1 (ko) | 지연 회로 | |
| US8344783B2 (en) | Delay circuit and method for delaying signal | |
| US20120007630A1 (en) | Impedance calibration mode control circuit | |
| US6335646B1 (en) | Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage | |
| US20100289581A1 (en) | Differential amplifying device | |
| KR102445814B1 (ko) | 반도체 장치 | |
| KR100945813B1 (ko) | 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법 | |
| KR100656463B1 (ko) | 파워-업 회로 및 이를 포함하는 반도체 메모리 장치 | |
| KR101253443B1 (ko) | 반도체 메모리 장치 및 그 동작 방법 | |
| KR100599216B1 (ko) | 반도체 메모리 장치의 출력회로 및 데이터 출력방법 | |
| KR20070109106A (ko) | 반도체 메모리의 펄스 생성 장치 | |
| US8922248B2 (en) | Clock control signal generation using transition of the control signal | |
| KR100956775B1 (ko) | 반도체 집적 회로의 노어 연산 장치 | |
| KR100925389B1 (ko) | 반도체 집적회로의 데이터 출력 장치 및 방법 | |
| US20240355376A1 (en) | Pre-charge control circuit and voltage generation circuit including the same | |
| KR100866134B1 (ko) | 펄스 발생 회로 | |
| KR100851990B1 (ko) | 반도체 메모리 장치의 커맨드 버퍼 | |
| KR100979353B1 (ko) | 반도체 메모리 소자의 파워-업 신호 발생 장치 | |
| KR100794997B1 (ko) | 반도체 메모리의 데이터 처리장치 및 방법 | |
| JP4856200B2 (ja) | 半導体集積回路 | |
| KR100792438B1 (ko) | 입력 데이타 래치 회로 | |
| KR101010141B1 (ko) | 차동증폭기 | |
| KR100897281B1 (ko) | 반도체 메모리 장치의 컬럼 어드레스 제어 회로 | |
| KR20080108867A (ko) | 반도체 메모리 장치의 입력 버퍼 회로 | |
| KR20070005032A (ko) | 테스트용 내부 회로 초기화 신호를 위한 파워-업 신호 발생장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20081224 |
|
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20090810 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20081224 Comment text: Patent Application |
|
| PG1501 | Laying open of application | ||
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110225 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110924 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20111031 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20111101 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20140923 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140923 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150921 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150921 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160923 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160923 Start annual number: 6 End annual number: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20170925 Year of fee payment: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20170925 Start annual number: 7 End annual number: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20180920 Year of fee payment: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20180920 Start annual number: 8 End annual number: 8 |
|
| PR1001 | Payment of annual fee |
Payment date: 20200924 Start annual number: 10 End annual number: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20220926 Start annual number: 12 End annual number: 12 |
|
| PR1001 | Payment of annual fee |