JP4856200B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4856200B2 JP4856200B2 JP2009049434A JP2009049434A JP4856200B2 JP 4856200 B2 JP4856200 B2 JP 4856200B2 JP 2009049434 A JP2009049434 A JP 2009049434A JP 2009049434 A JP2009049434 A JP 2009049434A JP 4856200 B2 JP4856200 B2 JP 4856200B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- mos transistor
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45674—Indexing scheme relating to differential amplifiers the LC comprising one current mirror
Description
ここで、図1は、比較例となる半導体集積回路100aの回路構成の一例を示す回路図である。
反転入力端子2は、第1の信号Pの位相を反転した第2の信号(アナログ信号)Nが入力されるようになっている。
図6に示すように、時間t0(0ns)において、イネーブル信号ENは、論理“0”(0V、“Low”レベル)、である。なお、差動アンプ回路3は、第1、第2の入力信号P、Nに応じて、論理“0”を出力しているものとする。
2、2a 反転入力端子
3、3a 差動アンプ回路
4、4a 出力端子
5、5a イネーブル信号入力端子
6 第1のMOSトランジスタ
6a 遅延回路
7 定電流回路
7a AND回路
8 第2のMOSトランジスタ
8a AND回路
9 第3のMOSトランジスタ
10 第4のMOSトランジスタ
11 第5のMOSトランジスタ
12 演算回路
13 出力バッファ回路
14 容量
15 インバータ回路
15a、15b、16 インバータ
17 シュミットトリガ回路
18 接点
100、200、100a 半導体集積回路
Claims (5)
- 非反転信号と前記非反転信号の位相を反転した反転信号の電位差を検出し、この検出結果に応じた出力信号を出力する差動アンプ回路と、
電源に一端が接続され、ダイオード接続された第1導電型の第1のMOSトランジスタと、
前記第1のMOSトランジスタの他端と接地との間に接続され、イネーブル信号が第1のレベルの場合に定電流を出力し、前記イネーブル信号が前記第1のレベルと異なる第2のレベルの場合に前記定電流の出力を停止する定電流回路と、
前記電源に一端が接続され、前記差動アンプ回路に他端が接続され、前記第1のMOSトランジスタのゲートにゲートが接続され、前記第1のMOSトランジスタに流れる電流をカレントミラーした電流を、前記差動アンプ回路の動作電流として供給する第1導電型の第2のMOSトランジスタと、
前記電源に一端が接続され、前記第1のMOSトランジスタの他端に他端が接続され、前記イネーブル信号がゲートに入力され、前記イネーブル信号が前記第1のレベルの場合にオフし、前記イネーブル信号が前記第2のレベルの場合にオンする第1導電型の第3のMOSトランジスタと、
前記電源に一端が接続され、前記第1のMOSトランジスタの他端にゲートが接続された第1導電型の第4のMOSトランジスタと、
前記第4のMOSトランジスタの他端と前記接地との間に接続され、前記イネーブル信号の位相を反転した反転信号がゲートに入力され、前記反転信号が前記第1のレベルの場合にオンし、前記反転信号が前記第2のレベルの場合にオフする第2導電型の第5のMOSトランジスタと、
前記第4のMOSトランジスタと前記第5のMOSトランジスタとの間の接点の第1の電圧に応じた信号と前記イネーブル信号とが入力され、前記イネーブル信号が前記第1のレベルであり且つ前記第1の電圧が規定電圧以上の場合に前記差動アンプ回路の出力信号を出力端子に出力するための第1の信号を出力し、前記イネーブル信号が前記第2のレベルまたは前記第1の電圧が前記規定電圧未満の場合に第2の信号を出力する演算回路と、
前記差動アンプ回路の出力信号と前記演算回路が出力した信号とが入力され、前記第1の信号が入力された場合には、前記出力信号を前記出力端子に出力し、前記第2の信号が入力された場合には、前記出力端子へ或る論理に固定した信号を出力する出力バッファ回路と、を備える
ことを特徴とする半導体集積回路。 - 前記第5のMOSトランジスタの一端に一端が接続され、前記接地に他端が接続された容量を、さらに備える
ことを特徴とする請求項1に記載の半導体集積回路。 - 前記接点に入力が接続され、前記第1の電圧が入力され、閾値電圧にヒステリシスを有するシュミットトリガ回路をさらに備え、
前記演算回路は、前記シュミットトリガ回路の出力に応じた信号が入力されることを特徴とする請求項1または2に記載の半導体集積回路。 - 前記接点に入力側が接続され、前記演算回路の入力に出力側が接続され、複数のインバータが直列に接続されて構成され、前記第1の電圧に応じた信号を出力するインバータ回路をさらに備える
ことを特徴とする請求項1に記載の半導体集積回路。 - 前記第1のレベルは、“High”レベルであり、
前記第2のレベルは“Low”レベルであり、
前記演算回路は、前記第1の電圧に応じた信号と前記イネーブル信号とが入力され、前記第1の信号または前記第2の信号を前記出力バッファ回路に出力するAND回路である
ことを特徴とする請求項1ないし4の何れかに記載の半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049434A JP4856200B2 (ja) | 2009-03-03 | 2009-03-03 | 半導体集積回路 |
US12/690,474 US8289078B2 (en) | 2009-03-03 | 2010-01-20 | Semiconductor integrated circuit and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049434A JP4856200B2 (ja) | 2009-03-03 | 2009-03-03 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010206493A JP2010206493A (ja) | 2010-09-16 |
JP4856200B2 true JP4856200B2 (ja) | 2012-01-18 |
Family
ID=42677706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009049434A Expired - Fee Related JP4856200B2 (ja) | 2009-03-03 | 2009-03-03 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8289078B2 (ja) |
JP (1) | JP4856200B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3709246B2 (ja) * | 1996-08-27 | 2005-10-26 | 株式会社日立製作所 | 半導体集積回路 |
JP4910250B2 (ja) * | 2001-06-26 | 2012-04-04 | 日本テキサス・インスツルメンツ株式会社 | インターフェース回路 |
JP2005322958A (ja) * | 2004-05-06 | 2005-11-17 | Nec Electronics Corp | D級アンプ |
JP4600827B2 (ja) * | 2005-11-16 | 2010-12-22 | エルピーダメモリ株式会社 | 差動増幅回路 |
JP2007142698A (ja) * | 2005-11-17 | 2007-06-07 | Toshiba Corp | スタートアップ回路 |
JP4711940B2 (ja) | 2006-12-08 | 2011-06-29 | 株式会社東芝 | 半導体集積回路およびこの半導体集積回路の終端抵抗の測定方法 |
US7812647B2 (en) * | 2007-05-21 | 2010-10-12 | Advanced Analogic Technologies, Inc. | MOSFET gate drive with reduced power loss |
JP2009200703A (ja) | 2008-02-20 | 2009-09-03 | Toshiba Corp | チャージポンプ回路およびpll回路 |
-
2009
- 2009-03-03 JP JP2009049434A patent/JP4856200B2/ja not_active Expired - Fee Related
-
2010
- 2010-01-20 US US12/690,474 patent/US8289078B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100225396A1 (en) | 2010-09-09 |
US8289078B2 (en) | 2012-10-16 |
JP2010206493A (ja) | 2010-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100908550B1 (ko) | 파워 온 리셋 회로 | |
JP4893241B2 (ja) | リセット装置 | |
JP2004080772A (ja) | パワーオンリセット回路とその方法 | |
US8736313B2 (en) | Input buffer capable of expanding an input level | |
JP4075777B2 (ja) | コンパレータ回路 | |
JP2009253779A (ja) | 半導体集積回路装置 | |
JP3888464B2 (ja) | 半導体集積回路 | |
JP2009277122A (ja) | 電源電圧監視回路 | |
JP2004040757A (ja) | スイッチングポイント感知回路及びそれを用いた半導体装置 | |
JP2007323114A (ja) | レギュレータ回路 | |
JP4856200B2 (ja) | 半導体集積回路 | |
JP2015211345A (ja) | 電源電圧監視回路、および該電源電圧監視回路を備える電子回路 | |
JP2008187475A (ja) | パワーオンリセット回路 | |
KR100705205B1 (ko) | 외부 클록 신호의 펄스 폭의 변화에 무관하게 안정된 내부클록 신호를 발생하는 내부 클록 발생기 및 그 내부 클록발생 방법 | |
KR100838367B1 (ko) | 이단 입력버퍼를 구비하는 반도체메모리소자 | |
KR100780767B1 (ko) | 클럭 입력회로 | |
US20060202724A1 (en) | Comparator circuit assembly, in particular for semiconductor components | |
JP2008017101A (ja) | パワーオンリセット回路 | |
JP2007228095A (ja) | パワーオンリセット回路 | |
JP2008152433A (ja) | ボルテージレギュレータ | |
JP2014093585A (ja) | 半導体集積回路 | |
JP2010153974A (ja) | コンパレータ及び検出回路 | |
JP4917482B2 (ja) | パルス発生回路 | |
KR100670655B1 (ko) | 파워-업 신호 발생 회로 | |
KR100884606B1 (ko) | 반도체메모리소자의 입력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110301 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110714 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111027 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |