JP4917482B2 - パルス発生回路 - Google Patents
パルス発生回路 Download PDFInfo
- Publication number
- JP4917482B2 JP4917482B2 JP2007157582A JP2007157582A JP4917482B2 JP 4917482 B2 JP4917482 B2 JP 4917482B2 JP 2007157582 A JP2007157582 A JP 2007157582A JP 2007157582 A JP2007157582 A JP 2007157582A JP 4917482 B2 JP4917482 B2 JP 4917482B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- input
- level
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Pulse Circuits (AREA)
Description
12、12a 電源制御回路
13、13a 遅延回路
C1 容量素子
CMP 比較回路(差動増幅回路)
DLY 遅延素子
IN 入力端子
INV1、INV2 インバータ回路
N1〜N5、N11〜N15 ノード
NAND1、NAND2 2入力NAND回路
NM1 NMOSトランジスタ
NOR1、NOR2 2入力NOR回路
OUT 出力端子
PM1、PM2、PM3 PMOSトランジスタ
R1 抵抗素子
VREF 入力判定電圧
Claims (4)
- 2値信号である入力パルス信号が一のレベルである場合に該入力パルス信号を積分するローパスフィルタと、
前記入力パルス信号が他のレベルである場合に前記ローパスフィルタの出力を初期状態に保持するスイッチ回路と、
前記ローパスフィルタの出力電圧と所定電圧とを比較して比較結果に対応した出力信号を出力する比較回路と、
前記入力パルス信号が他のレベルである場合に前記比較回路の電源を遮断する電源制御回路と、
を備えることを特徴とするパルス発生回路。 - 前記入力パルス信号の他のレベルから一のレベルへの遷移を遅延させる遅延回路と、
前記遅延回路で遅延された信号の一のレベルの期間において、前記比較回路の出力信号を通過させて出力する論理ゲート回路と、
をさらに備えることを特徴とする請求項1記載のパルス発生回路。 - 前記スイッチ回路は、前記ローパスフィルタの出力端と接地間に備えられ、前記ローパスフィルタの出力の初期状態は、接地レベルにあることを特徴とする請求項1または2記載のパルス発生回路。
- 前記スイッチ回路は、前記ローパスフィルタの出力端とハイレベルである正の電源間に備えられ、前記ローパスフィルタの出力の初期状態は、ハイレベルにあることを特徴とする請求項1または2記載のパルス発生回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157582A JP4917482B2 (ja) | 2007-06-14 | 2007-06-14 | パルス発生回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007157582A JP4917482B2 (ja) | 2007-06-14 | 2007-06-14 | パルス発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008311926A JP2008311926A (ja) | 2008-12-25 |
JP4917482B2 true JP4917482B2 (ja) | 2012-04-18 |
Family
ID=40239135
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007157582A Expired - Fee Related JP4917482B2 (ja) | 2007-06-14 | 2007-06-14 | パルス発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4917482B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101895274B (zh) * | 2010-07-21 | 2013-04-10 | 珠海天威技术开发有限公司 | 数字滤波电路及其滤波方法、耗材芯片 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58225661A (ja) * | 1982-06-23 | 1983-12-27 | Hitachi Ltd | 集積回路の時定数素子 |
JPS59165517A (ja) * | 1983-03-10 | 1984-09-18 | Onkyo Corp | 遅延回路 |
JPH0642625B2 (ja) * | 1984-03-24 | 1994-06-01 | ローム株式会社 | パルス発生回路 |
JPS62136915A (ja) * | 1985-12-10 | 1987-06-19 | Victor Co Of Japan Ltd | パルス移相回路 |
JPH0396112A (ja) * | 1989-09-08 | 1991-04-22 | Fujitsu Ltd | パルス発生回路 |
-
2007
- 2007-06-14 JP JP2007157582A patent/JP4917482B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008311926A (ja) | 2008-12-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6298671B2 (ja) | ボルテージレギュレータ | |
JP4360485B2 (ja) | フューズ検出回路 | |
JP4893241B2 (ja) | リセット装置 | |
JP2007026337A (ja) | 電圧レギュレータ | |
US8436661B2 (en) | Input buffer capable of expanding an input level range | |
US8879335B2 (en) | Input circuit | |
KR100607180B1 (ko) | 반도체 메모리 장치의 파워 업 리셋 회로 | |
JP4817372B2 (ja) | オープンドレイン出力回路 | |
JP2007159059A (ja) | 入力処理回路 | |
JP4008845B2 (ja) | スキューを減少させる入出力バッファ及び動作方法 | |
JP6524829B2 (ja) | レベルシフト回路 | |
JP3732841B2 (ja) | 遅延回路 | |
JP5054441B2 (ja) | レギュレータ回路 | |
JP2007258891A (ja) | 相補信号生成回路 | |
JP4917482B2 (ja) | パルス発生回路 | |
JP2002152018A (ja) | 同期遅延制御回路 | |
JP5078593B2 (ja) | クロック信号生成装置 | |
JP2011061289A (ja) | 入力バッファ回路 | |
JP2010093562A (ja) | 電源検出回路 | |
JP3857542B2 (ja) | 遅延回路 | |
US7940093B2 (en) | Output circuit with overshoot-reducing function | |
JP2008017566A (ja) | 電源発生回路 | |
JP2008065672A (ja) | 電源回路 | |
JP2020141220A (ja) | パワーオンクリア回路及び半導体装置 | |
JP4602008B2 (ja) | Cmos出力バッファ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100513 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120110 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120126 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150203 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |