JPH0642625B2 - パルス発生回路 - Google Patents
パルス発生回路Info
- Publication number
- JPH0642625B2 JPH0642625B2 JP59056577A JP5657784A JPH0642625B2 JP H0642625 B2 JPH0642625 B2 JP H0642625B2 JP 59056577 A JP59056577 A JP 59056577A JP 5657784 A JP5657784 A JP 5657784A JP H0642625 B2 JPH0642625 B2 JP H0642625B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- reference pulse
- transistor
- constant current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
- H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
- H03K5/15073—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages using a plurality of comparators
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 この発明はパルス発生回路に係り、特に、各種タイミン
グ制御用のタイミングパルス発生に関する。
グ制御用のタイミングパルス発生に関する。
ビデオテープレコーダにおいては、２つの再生ヘッドを
交互に切り換えることにより得られる再生信号が信号処
理系統に加えられる。一般に、ヘッド切換えでは、その
切換えに伴って再生信号に切換ノイズが生じる。
交互に切り換えることにより得られる再生信号が信号処
理系統に加えられる。一般に、ヘッド切換えでは、その
切換えに伴って再生信号に切換ノイズが生じる。
このような再生ヘッドの再生信号の切換え等には、その
切換えに伴う復調ノイズを出力させないため、所定の時
間間隔をもつ複数のタイミングパルスを必要としてい
る。このような信号切換えの他、各種の動作切換え等に
対応して所定の時間間隔を持ち、各パルスの発生時期を
異ならせたタイミングパルスが必要となる場合がある。
切換えに伴う復調ノイズを出力させないため、所定の時
間間隔をもつ複数のタイミングパルスを必要としてい
る。このような信号切換えの他、各種の動作切換え等に
対応して所定の時間間隔を持ち、各パルスの発生時期を
異ならせたタイミングパルスが必要となる場合がある。
このような場合、タイミングパルス発生回路には、異な
る時定数を持つ複数のモノマルチ回路を設置し、各モノ
マルチ回路が発生するパルスをタイミングパルスとして
用いる。
る時定数を持つ複数のモノマルチ回路を設置し、各モノ
マルチ回路が発生するパルスをタイミングパルスとして
用いる。
しかしながら、複数のモノマルチ回路を用いる場合、個
別に時定数を設定するためのコンデンサを必要とし、半
導体集積回路で回路を構成する場合には、そのコンデン
サを外部に接続する必要があり、そのための端子も形成
しなければならない欠点がある。
別に時定数を設定するためのコンデンサを必要とし、半
導体集積回路で回路を構成する場合には、そのコンデン
サを外部に接続する必要があり、そのための端子も形成
しなければならない欠点がある。
そこで、この発明は、時定数設定用のコンデンサ等、外
付け部品の点数を削減することともに、所望の発生タイ
ミングで複数のパルスを発生させることができるパルス
発生回路を提供することを目的とする。
付け部品の点数を削減することともに、所望の発生タイ
ミングで複数のパルスを発生させることができるパルス
発生回路を提供することを目的とする。
即ち、この発明のパルス発生回路は、入力信号と基準レ
ベルとを比較し、その基準レベルより小さいレベル区間
を表す反転出力、その基準レベルより大きいレベル区間
を表す非反転出力を発生する比較回路（３８）と、エミ
ッタを共通にした第１及び第２のトランジスタ（４２、
４４）が設置されているとともに、前記第１及び第２の
トランジスタのエミッタ側に第１の定電流源（４６）が
接続されて、前記第１のトランジスタのベースに前記反
転出力、前記第２のトランジスタのベースに前記非反転
出力が加えられてスイッチング動作をし、前記第２のト
ランジスタのコレクタ側から第１の基準パルスを発生す
る差動回路と、この差動回路の前記第１の基準パルスを
ベースに受けて導通する第３のトランジスタ（５２）に
第２の定電流源（５４）が接続され、前記第３のトラン
ジスタを通して前記第１の基準パルスを取り出す基準パ
ルス取出回路と、この基準パルス取出回路で得られた前
記第１の基準パルスを受け、その立ち上がり及び立ち下
がりを緩やかにした第２の基準パルスを形成する時定数
回路（６）と、電源に第１の抵抗（５８）を介して第３
の定電流源（６０）が接続され、この第３の定電流源と
前記抵抗との接続点にベースが接続されて前記抵抗を通
してベース電流が与えられる第４のトランジスタ（５
６）が設置されるとともに、このトランジスタに第４の
定電流源（６２）が接続されて一定電圧を発生する電圧
源（２０）を備え、この電圧源と前記基準パルス取出回
路の前記第３のトランジスタのエミッタとの間に中点レ
ベルを設定する第２及び第３の抵抗（１６、１８）の直
列回路を接続し、これら抵抗の接続点から前記中点レベ
ルを中心に正負側の振幅を持つ第３の基準パルスを取り
出す基準パルス形成回路（分圧回路８）と、複数の第４
の抵抗（６６、６８）に第５の定電流源（７０）を接続
して定電流を流し、前記第４の抵抗を通して上限比較電
圧及び下限比較電圧を設定する比較電圧設定回路と、前
記第２の基準パルスと前記第３の基準パルスとを比較
し、両者が持つレベルの大小関係に応じて第１の出力パ
ルスを発生する第１の比較器（２２）と、前記第２の基
準パルスと前記比較電圧設定回路で設定された前記上限
比較電圧とを比較し、両者の大小関係に応じて第２の出
力パルスを発生する第２の比較器（２４）と、前記第２
の基準パルスと前記比較電圧設定回路で設定された前記
下限比較電圧とを比較し、両者の大小関係に応じて第３
の出力パルスを発生する第３の比較器（２６）とを備え
たことを特徴とする。
ベルとを比較し、その基準レベルより小さいレベル区間
を表す反転出力、その基準レベルより大きいレベル区間
を表す非反転出力を発生する比較回路（３８）と、エミ
ッタを共通にした第１及び第２のトランジスタ（４２、
４４）が設置されているとともに、前記第１及び第２の
トランジスタのエミッタ側に第１の定電流源（４６）が
接続されて、前記第１のトランジスタのベースに前記反
転出力、前記第２のトランジスタのベースに前記非反転
出力が加えられてスイッチング動作をし、前記第２のト
ランジスタのコレクタ側から第１の基準パルスを発生す
る差動回路と、この差動回路の前記第１の基準パルスを
ベースに受けて導通する第３のトランジスタ（５２）に
第２の定電流源（５４）が接続され、前記第３のトラン
ジスタを通して前記第１の基準パルスを取り出す基準パ
ルス取出回路と、この基準パルス取出回路で得られた前
記第１の基準パルスを受け、その立ち上がり及び立ち下
がりを緩やかにした第２の基準パルスを形成する時定数
回路（６）と、電源に第１の抵抗（５８）を介して第３
の定電流源（６０）が接続され、この第３の定電流源と
前記抵抗との接続点にベースが接続されて前記抵抗を通
してベース電流が与えられる第４のトランジスタ（５
６）が設置されるとともに、このトランジスタに第４の
定電流源（６２）が接続されて一定電圧を発生する電圧
源（２０）を備え、この電圧源と前記基準パルス取出回
路の前記第３のトランジスタのエミッタとの間に中点レ
ベルを設定する第２及び第３の抵抗（１６、１８）の直
列回路を接続し、これら抵抗の接続点から前記中点レベ
ルを中心に正負側の振幅を持つ第３の基準パルスを取り
出す基準パルス形成回路（分圧回路８）と、複数の第４
の抵抗（６６、６８）に第５の定電流源（７０）を接続
して定電流を流し、前記第４の抵抗を通して上限比較電
圧及び下限比較電圧を設定する比較電圧設定回路と、前
記第２の基準パルスと前記第３の基準パルスとを比較
し、両者が持つレベルの大小関係に応じて第１の出力パ
ルスを発生する第１の比較器（２２）と、前記第２の基
準パルスと前記比較電圧設定回路で設定された前記上限
比較電圧とを比較し、両者の大小関係に応じて第２の出
力パルスを発生する第２の比較器（２４）と、前記第２
の基準パルスと前記比較電圧設定回路で設定された前記
下限比較電圧とを比較し、両者の大小関係に応じて第３
の出力パルスを発生する第３の比較器（２６）とを備え
たことを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第１図はこの発明のパルス発生回路の実施例を示してい
る。第１図において、波形整形回路２は、その入力端子
４に加えられる入力信号と基準レベルとを比較し、その
基準レベルより小さいレベル区間を反転出力、その基準
レベルより大きいレベル区間を非反転出力とする第１の
基準パルスを発生する。この基準パルスは、時定数回路
６に加えられて時定数が付与されるとともに、分圧回路
８に加えられて分圧される。
る。第１図において、波形整形回路２は、その入力端子
４に加えられる入力信号と基準レベルとを比較し、その
基準レベルより小さいレベル区間を反転出力、その基準
レベルより大きいレベル区間を非反転出力とする第１の
基準パルスを発生する。この基準パルスは、時定数回路
６に加えられて時定数が付与されるとともに、分圧回路
８に加えられて分圧される。
時定数回路６は、抵抗１０及び端子１２に接続されたコ
ンデンサ１４からなる積分回路で構成されている。した
がって、第１の基準パルスは、この時定数回路６で立ち
上がり及び立ち下がりが緩やかな第２の基準パルスに変
換される。
ンデンサ１４からなる積分回路で構成されている。した
がって、第１の基準パルスは、この時定数回路６で立ち
上がり及び立ち下がりが緩やかな第２の基準パルスに変
換される。
また、分圧回路８は、第２及び第３の抵抗１６、１８及
び電圧源２０で構成されており、電圧源２０は波形整形
回路２の出力振幅の中点レベルＶＭに設定されており、
第１の基準パルスは、この分圧回路８を通して中点レベ
ルＶＭを中心に正負側に振幅を持つ第２の基準パルスに
変換される。
び電圧源２０で構成されており、電圧源２０は波形整形
回路２の出力振幅の中点レベルＶＭに設定されており、
第１の基準パルスは、この分圧回路８を通して中点レベ
ルＶＭを中心に正負側に振幅を持つ第２の基準パルスに
変換される。
そして、このパルス発生回路には、第１の比較器２２に
対してこの実施例では第２の比較器２４、第３の比較器
２６が設置されている。これら比較器２２、２４、２６
の非反転入力端子（＋）には、時定数回路６の出力パル
スが共通に加えられ、比較器２２の反転入力端子（−）
には分圧回路８からその分圧出力が加えられ、比較器２
４の反転入力端子（−）には電圧源２８によって上限比
較電圧ＶＨが加えられ、また、比較器２６の反転入力端
子（−）には電圧源３０から下限比較電圧ＶＬが加えら
れ、各比較器２２、２４、２６の出力パルスは、出力端
子３２、３４、３６から個別に取出されるように成って
いる。
対してこの実施例では第２の比較器２４、第３の比較器
２６が設置されている。これら比較器２２、２４、２６
の非反転入力端子（＋）には、時定数回路６の出力パル
スが共通に加えられ、比較器２２の反転入力端子（−）
には分圧回路８からその分圧出力が加えられ、比較器２
４の反転入力端子（−）には電圧源２８によって上限比
較電圧ＶＨが加えられ、また、比較器２６の反転入力端
子（−）には電圧源３０から下限比較電圧ＶＬが加えら
れ、各比較器２２、２４、２６の出力パルスは、出力端
子３２、３４、３６から個別に取出されるように成って
いる。
以上の構成に基づきその動作を説明する。
入力端子４に矩形波が加えられ、波形整形回路２は、波
形整形して第２図Ａに示す基準パルスを発生する。この
基準パルスは、第２図Ｂにおいて、中点レベルＶＭに対
して上下レベルが対称な矩形で与えられる。
形整形して第２図Ａに示す基準パルスを発生する。この
基準パルスは、第２図Ｂにおいて、中点レベルＶＭに対
して上下レベルが対称な矩形で与えられる。
この基準パルスは、時定数回路６によって第２図Ｂに示
す波形Ｂ１に変換される。このように立ち上がり、立ち
下がりを緩やかな変化をもつ時定数回路６の出力パルス
は、各比較器２２、２４、２６の非反転入力端子（＋）
に加えられる。
す波形Ｂ１に変換される。このように立ち上がり、立ち
下がりを緩やかな変化をもつ時定数回路６の出力パルス
は、各比較器２２、２４、２６の非反転入力端子（＋）
に加えられる。
また、基準パルスは、分圧回路８で分圧され、その分圧
出力は抵抗１６、１８の分圧点から比較器２２の反転入
力端子（−）に加えられる。この分圧出力は、第２図Ｂ
において、波形Ｂ２で与えられる。
出力は抵抗１６、１８の分圧点から比較器２２の反転入
力端子（−）に加えられる。この分圧出力は、第２図Ｂ
において、波形Ｂ２で与えられる。
比較器２２は、第２図Ｃに示すように、時定数回路６の
出力パルス電位（Ｂ１）が分圧回路８の出力パルス電位
（Ｂ２）を越える区間が高（Ｈ）レベルとなるパルスを
発生する。
出力パルス電位（Ｂ１）が分圧回路８の出力パルス電位
（Ｂ２）を越える区間が高（Ｈ）レベルとなるパルスを
発生する。
比較器２４は、第２図Ｄに示すように、時定数回路６の
出力パルス電位が上限比較電圧ＶＨを越える区間がＨレ
ベルとなるパルスを発生する。
出力パルス電位が上限比較電圧ＶＨを越える区間がＨレ
ベルとなるパルスを発生する。
また、比較器２６は、第２図Ｅに示すように、時定数回
路６の出力パルス電位が下限比較電圧ＶＬを越える区間
がＨレベルとなるパルスを発生する。
路６の出力パルス電位が下限比較電圧ＶＬを越える区間
がＨレベルとなるパルスを発生する。
各パルスのＨレベル時間、低（Ｌ）レベル区間は異なっ
ており、第２図Ｄに示すパルスに比較して第２図Ｃ及び
Ｅに示すパルスは、Ｈレベルの前縁部が時間Ｔｄだけ遅
延している。
ており、第２図Ｄに示すパルスに比較して第２図Ｃ及び
Ｅに示すパルスは、Ｈレベルの前縁部が時間Ｔｄだけ遅
延している。
このように単一の時定数回路６で発生タイミングパル
ス、そのＨレベル区間の異なる３種のタイミングパルス
を発生させることができ、各種のタイミング制御に活用
することができる。また、時定数回路６が単一であるた
め、このパルス発生回路を半導体集積回路で構成する場
合、外部接続するための素子はコンデンサ１４のみであ
るので、従来のモノマルチ方式に比較して外付け部品の
削減ができるとともに、そのための端子（ピン）数も少
なくできる。
ス、そのＨレベル区間の異なる３種のタイミングパルス
を発生させることができ、各種のタイミング制御に活用
することができる。また、時定数回路６が単一であるた
め、このパルス発生回路を半導体集積回路で構成する場
合、外部接続するための素子はコンデンサ１４のみであ
るので、従来のモノマルチ方式に比較して外付け部品の
削減ができるとともに、そのための端子（ピン）数も少
なくできる。
しかも、温度特性を補償した抵抗ラダーを用いて時定数
回路６の抵抗１０及び分圧回路８の抵抗１６、１８を構
成すれば、時定数が正確になり、コンデンサ１４の容量
が不均一或いは変動しても、時定数は相対的に変動する
ため、パルスの発生タイミングのずれは生じない。
回路６の抵抗１０及び分圧回路８の抵抗１６、１８を構
成すれば、時定数が正確になり、コンデンサ１４の容量
が不均一或いは変動しても、時定数は相対的に変動する
ため、パルスの発生タイミングのずれは生じない。
第３図はこの発明のパルス発生回路の具体的な半導体集
積回路構成例を示している。
積回路構成例を示している。
第３図において、波形整形回路２の入力段には比較回路
３８が設置され、その非反転入力端子（＋）には入力端
子４から入力信号が加えられ、その反転入力端子（−）
には電圧源４０で比較電位が設定されている。
３８が設置され、その非反転入力端子（＋）には入力端
子４から入力信号が加えられ、その反転入力端子（−）
には電圧源４０で比較電位が設定されている。
この比較回路３８の反転出力（−）、非反転出力（＋）
は差動回路の第１及び第２のトランジスタ４２、４４の
ベースに個別に加えられている。トランジスタ４２、４
４は、エミッタを共通に接続されて差動回路を構成して
おり、このエミッタと基準電位との間に第１の定電流源
４６が設置されている。トランジスタ４２のコレクタ
は、電源端子４８から駆動電圧Vccが加えられ正側電位
ラインに接続され、トランジスタ４４のコレクタは抵抗
５０を介して正側電位ラインに接続されている。
は差動回路の第１及び第２のトランジスタ４２、４４の
ベースに個別に加えられている。トランジスタ４２、４
４は、エミッタを共通に接続されて差動回路を構成して
おり、このエミッタと基準電位との間に第１の定電流源
４６が設置されている。トランジスタ４２のコレクタ
は、電源端子４８から駆動電圧Vccが加えられ正側電位
ラインに接続され、トランジスタ４４のコレクタは抵抗
５０を介して正側電位ラインに接続されている。
トランジスタ４４のコレクタから取出された出力パルス
は、第３のトランジスタ５２のベースに加えられてい
る。トランジスタ５２のコレクタは正側電位ラインに接
続され、そのエミッタと基準電位点との間には第２の定
電流源５４が設置されている。
は、第３のトランジスタ５２のベースに加えられてい
る。トランジスタ５２のコレクタは正側電位ラインに接
続され、そのエミッタと基準電位点との間には第２の定
電流源５４が設置されている。
トランジスタ５２のエミッタから取出された基準パルス
は、時定数回路６に加えられているとともに、基準パル
ス形成回路としての分圧回路８に加えられている。この
実施例の場合、波形整形回路２と整合を取るため、電圧
源２０が第４のトランジスタ５６、第１の抵抗５８、第
３及び第４の定電流源６０、６２で構成されている。そ
して、第２の抵抗１６及び第３の抵抗１８が設置され、
その分圧点から第３の基準パルスとしてのパルスが取り
出され、第１の比較器２２の反転入力端子（−）に加え
られている。
は、時定数回路６に加えられているとともに、基準パル
ス形成回路としての分圧回路８に加えられている。この
実施例の場合、波形整形回路２と整合を取るため、電圧
源２０が第４のトランジスタ５６、第１の抵抗５８、第
３及び第４の定電流源６０、６２で構成されている。そ
して、第２の抵抗１６及び第３の抵抗１８が設置され、
その分圧点から第３の基準パルスとしてのパルスが取り
出され、第１の比較器２２の反転入力端子（−）に加え
られている。
また、正側電位ラインと基準電位点との間には、抵抗に
定電流を流すことにより中点電圧ＶＭとは異なる上限比
較電圧ＶＨ及び下限比較電圧ＶＬを設定する比較電圧設
定回路が設置され、この実施例では、ダイオード６４、
第４の抵抗６６、６８及び第５の定電流源７０が接続さ
れて比較電圧設定回路が形成され、上限比較電圧ＶＨが
抵抗６６と抵抗６８の接続点で、下限比較電圧ＶＬが抵
抗６８と定電流源７０の接続点でそれぞれ形成されてい
る。
定電流を流すことにより中点電圧ＶＭとは異なる上限比
較電圧ＶＨ及び下限比較電圧ＶＬを設定する比較電圧設
定回路が設置され、この実施例では、ダイオード６４、
第４の抵抗６６、６８及び第５の定電流源７０が接続さ
れて比較電圧設定回路が形成され、上限比較電圧ＶＨが
抵抗６６と抵抗６８の接続点で、下限比較電圧ＶＬが抵
抗６８と定電流源７０の接続点でそれぞれ形成されてい
る。
このような構成によれば、前記実施例の動作を実現し、
信頼性の高いタイミンパルスを発生させることができ
る。
信頼性の高いタイミンパルスを発生させることができ
る。
なお、実施例では第１の比較器と、２組の第２の比較器
を設置した場合について説明したが、異なる複数の基準
電圧を設定し、４以上の比較器を設置して複数のタイミ
ングパルスを発生させることもできる。
を設置した場合について説明したが、異なる複数の基準
電圧を設定し、４以上の比較器を設置して複数のタイミ
ングパルスを発生させることもできる。
以上説明したように、この発明によれば、次の効果が得
られる。
られる。
(a)外部接続する時定数設定用のコンデンサ等の外付け
部品を省略してパルス発生に必要な素子の削減とともに
構成の簡略化を図って所望の発生タイミングを持つ複数
のパルスを発生させることができる。
部品を省略してパルス発生に必要な素子の削減とともに
構成の簡略化を図って所望の発生タイミングを持つ複数
のパルスを発生させることができる。
(b)複数の時定数回路を用いることなく、しかも、単相
のパルスを用いて複雑な位相関係を持つタイミングパル
スを形成でき、各タイミングパルスの立上りや降下時点
の時期制御を容易に設定でき、例えば、複雑な信号切換
え等に利用することができる。
のパルスを用いて複雑な位相関係を持つタイミングパル
スを形成でき、各タイミングパルスの立上りや降下時点
の時期制御を容易に設定でき、例えば、複雑な信号切換
え等に利用することができる。
第１図はこの発明のパルス発生回路の実施例を示すブロ
ック図、第２図はその動作波形を示す説明図、第３図は
この発明のパルス発生回路の具体的な回路構成例を示す
回路図である。 ６……時定数回路 ８……分圧回路（基準パルス形成回路） １６……第２の抵抗 １８……第３の抵抗 ２０……電圧源 ２２……第１の比較器 ２４……第２の比較器 ２６……第３の比較器 ３８……比較回路 ４２……第１のトランジスタ（差動回路） ４４……第２のトランジスタ（差動回路） ４６……第１の定電流源 ５２……第３のトランジスタ ５４……第２の定電流源 ５６……第４のトランジスタ ５８……第１の抵抗 ６０……第３の定電流源 ６２……第４の定電流源 ６６、６８……第４の抵抗 ７０……第５の定電流源
ック図、第２図はその動作波形を示す説明図、第３図は
この発明のパルス発生回路の具体的な回路構成例を示す
回路図である。 ６……時定数回路 ８……分圧回路（基準パルス形成回路） １６……第２の抵抗 １８……第３の抵抗 ２０……電圧源 ２２……第１の比較器 ２４……第２の比較器 ２６……第３の比較器 ３８……比較回路 ４２……第１のトランジスタ（差動回路） ４４……第２のトランジスタ（差動回路） ４６……第１の定電流源 ５２……第３のトランジスタ ５４……第２の定電流源 ５６……第４のトランジスタ ５８……第１の抵抗 ６０……第３の定電流源 ６２……第４の定電流源 ６６、６８……第４の抵抗 ７０……第５の定電流源
Claims (1)
- 【請求項１】入力信号と基準レベルとを比較し、その基
準レベルより小さいレベル区間を表す反転出力、その基
準レベルより大きいレベル区間を表す非反転出力を発生
する比較回路と、 エミッタを共通にした第１及び第２のトランジスタが設
置されているとともに、前記第１及び第２のトランジス
タのエミッタ側に第１の定電流源が接続されて、前記第
１のトランジスタのベースに前記反転出力、前記第２の
トランジスタのベースに前記非反転出力が加えられてス
イッチング動作をし、前記第２のトランジスタのコレク
タ側から第１の基準パルスを発生する差動回路と、 この差動回路の前記第１の基準パルスをベースに受けて
導通する第３のトランジスタに第２の定電流源が接続さ
れ、前記第３のトランジスタを通して前記第１の基準パ
ルスを取り出す基準パルス取出回路と、 この基準パルス取出回路で得られた前記第１の基準パル
スを受け、その立ち上がり及び立ち下がりを緩やかにし
た第２の基準パルスを形成する時定数回路と、 電源に第１の抵抗を介して第３の定電流源が接続され、
この第３の定電流源と前記抵抗との接続点にベースが接
続されて前記抵抗を通してベース電流が与えられる第４
のトランジスタが設置されるとともに、このトランジス
タに第４の定電流源が接続されて一定電圧を発生する電
圧源を備え、この電圧源と前記基準パルス取出回路の前
記トランジスタのエミッタとの間に中点レベルを設定す
る第２及び第３の抵抗の直列回路を接続し、これら抵抗
の接続点から前記中点レベルを中心に正負側の振幅を持
つ第３の基準パルスを取り出す基準パルス形成回路と、 複数の第４の抵抗に第５の定電流源を接続して定電流を
流し、前記第４の抵抗を通して上限比較電圧及び下限比
較電圧を設定する比較電圧設定回路と、 前記第２の基準パルスと前記第３の基準パルスとを比較
し、両者が持つレベルの大小関係に応じて第１の出力パ
ルスを発生する第１の比較器と、 前記第２の基準パルスと前記比較電圧設定回路で設定さ
れた前記上限比較電圧とを比較し、両者の大小関係に応
じて第２の出力パルスを発生する第２の比較器と、 前記第２の基準パルスと前記比較電圧設定回路で設定さ
れた前記下限比較電圧とを比較し、両者の大小関係に応
じて第３の出力パルスを発生する第３の比較器と、 を備えたことを特徴とするパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056577A JPH0642625B2 (ja) | 1984-03-24 | 1984-03-24 | パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59056577A JPH0642625B2 (ja) | 1984-03-24 | 1984-03-24 | パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60199218A JPS60199218A (ja) | 1985-10-08 |
| JPH0642625B2 true JPH0642625B2 (ja) | 1994-06-01 |
Family
ID=13031006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59056577A Expired - Lifetime JPH0642625B2 (ja) | 1984-03-24 | 1984-03-24 | パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642625B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4917482B2 (ja) * | 2007-06-14 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | パルス発生回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50159238A (ja) * | 1974-06-11 | 1975-12-23 | ||
| JPS5764673U (ja) * | 1980-09-30 | 1982-04-17 | ||
| JPS5834620A (ja) * | 1981-08-26 | 1983-03-01 | Hitachi Ltd | 時定数回路 |
-
1984
- 1984-03-24 JP JP59056577A patent/JPH0642625B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60199218A (ja) | 1985-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5003196A (en) | Wave shaping circuit having a maximum voltage detector and a minimum voltage detector | |
| US4667118A (en) | Monostable multivibrator | |
| JPS623616B2 (ja) | ||
| JPH0642625B2 (ja) | パルス発生回路 | |
| JP3581002B2 (ja) | デューティー比制限機能付きパルス発生回路及びｄｃ／ｄｃコンバータ | |
| JPH0155762B2 (ja) | ||
| US3946253A (en) | Pulse train generator | |
| US4081698A (en) | Step-to-impulse conversion circuit | |
| US4554464A (en) | Propagation delay generator | |
| US4504928A (en) | Current ramp generator | |
| JPH0119471Y2 (ja) | ||
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 | |
| JPH0114729B2 (ja) | ||
| JPH04289799A (ja) | ステップモータの定電流駆動回路 | |
| JPH0441660Y2 (ja) | ||
| JPS5832347Y2 (ja) | 複合積分回路 | |
| JPH0411409A (ja) | データ遅延回路 | |
| KR900005139Y1 (ko) | 의사동기 발생회로 | |
| SU1483610A1 (ru) | Мультивибратор | |
| JP2811854B2 (ja) | ディジタル回線終端制御装置 | |
| JPH044285Y2 (ja) | ||
| JP2513285B2 (ja) | サンプリングパルス発生回路 | |
| JPS59100615A (ja) | 波形整形回路 | |
| JPH01152818A (ja) | 波形整形回路 | |
| JPS59127425A (ja) | 位相同期回路 |