JPS5834620A - 時定数回路 - Google Patents
時定数回路Info
- Publication number
- JPS5834620A JPS5834620A JP13278881A JP13278881A JPS5834620A JP S5834620 A JPS5834620 A JP S5834620A JP 13278881 A JP13278881 A JP 13278881A JP 13278881 A JP13278881 A JP 13278881A JP S5834620 A JPS5834620 A JP S5834620A
- Authority
- JP
- Japan
- Prior art keywords
- time constant
- resistor
- charging
- resistances
- constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、立下り時定数（放電時定数）を立上り時定数
（充電時定数）に関係なく任意に設定できるようにした
時定数回路Ｉこ関するものである。
（充電時定数）に関係なく任意に設定できるようにした
時定数回路Ｉこ関するものである。
第１図はコンデンサと抵抗から成る従来の時定数回路の
一例を示す。今、第２図（４）の波形の入力信号が抵抗
Ｒ１の一端とで、−ス端子間に加えられ九とすると、コ
ンデンサＣの両端における電圧・０は第２図（Ｂ）に示
されているような波形となる。
一例を示す。今、第２図（４）の波形の入力信号が抵抗
Ｒ１の一端とで、−ス端子間に加えられ九とすると、コ
ンデンサＣの両端における電圧・０は第２図（Ｂ）に示
されているような波形となる。
ここで、抵抗Ｒ１１−の抵抗値をｒｌ＊ｒｔとし、コン
デンサＣの容量′値をＣとすると、立上り時の時定数Ｔ
Ｒは（１）式で表わされる。
デンサＣの容量′値をＣとすると、立上り時の時定数Ｔ
Ｒは（１）式で表わされる。
ｒ１ｒ雪
ＴＢ ＝ ｅ・□・・・・・・・・・・・・・・・（１
）ｒ、 ＋ ｒ。
）ｒ、 ＋ ｒ。
また、立下り時定数ＴＦは下記の（２）式で表わされる
Ｏ ＴＦ ＝ ＴＲ・・・・・・・・・・・・・・・・・・
・・・・・・・・・・（２）一方、第２図（Ｂ）の波形
におけるレベルＥ０は入力信号のレベルをＥｉとすると
、下記の（３）式で表わされるＯ ］ｉ：ｏ＝ ｒ、 ｇｌ ・・・・・・・・・・
・・・・・・（３）ｒｌ ＋ ｒ。
Ｏ ＴＦ ＝ ＴＲ・・・・・・・・・・・・・・・・・・
・・・・・・・・・・（２）一方、第２図（Ｂ）の波形
におけるレベルＥ０は入力信号のレベルをＥｉとすると
、下記の（３）式で表わされるＯ ］ｉ：ｏ＝ ｒ、 ｇｌ ・・・・・・・・・・
・・・・・・（３）ｒｌ ＋ ｒ。
したがって、上記の（１） 、 （２１式から判る様に
、従来の時定数回路では立下り時定数ＴＦは立上り時定
数ＴＨに依存してしまうという欠点があった。
、従来の時定数回路では立下り時定数ＴＦは立上り時定
数ＴＨに依存してしまうという欠点があった。
本発明の目的は、立下り時定数ＴＦを任意の値に設定で
きる時定数回路を提供するにある。
きる時定数回路を提供するにある。
本発明は、入力信号を抵抗にて分割し、その分割点と出
力端の電位差を検出する比較器を設け、放電時のみこの
比較器を導通させるようにする事により、立下り時定数
（放電時定数）を立上り時定数（充電時定数）と関係な
く定める事ができるようにした点に特徴がある。
力端の電位差を検出する比較器を設け、放電時のみこの
比較器を導通させるようにする事により、立下り時定数
（放電時定数）を立上り時定数（充電時定数）と関係な
く定める事ができるようにした点に特徴がある。
以下に、実施例によって本発明を説明する。第３図は本
発明の一実施例を示す。第３図と＃！１図の異なる点は
、第１図の回路に抵抗Ｒ，、Ｒ，およびダイオードＤが
、図示されているように１付加されていることである。
発明の一実施例を示す。第３図と＃！１図の異なる点は
、第１図の回路に抵抗Ｒ，、Ｒ，およびダイオードＤが
、図示されているように１付加されていることである。
この回路において、抵抗Ｒ１＊ Ｒ４の抵抗値ｒＨ・ｒ
ａは下記の（４）式が満されるように決められる。
ａは下記の（４）式が満されるように決められる。
ｒ、 ｒ。
−＜− ・・・・・・・・・・・・（４）ｒａ
ｒ。
ｒ。
即ち、定常時および立上り時においては、ダイオードＤ
はオフ番どなり、立下り時においてのみ、ダイオードＤ
がオンになるように抵抗Ｒ，ｌ Ｒ４の値ｒａ。
はオフ番どなり、立下り時においてのみ、ダイオードＤ
がオンになるように抵抗Ｒ，ｌ Ｒ４の値ｒａ。
ｒ４ｔ−設定する。また、抵抗Ｒ８＋Ｒ４の値を抵抗Ｒ
１ｒ Ｒ１の値よりはるかに大きく設定する。
１ｒ Ｒ１の値よりはるかに大きく設定する。
このようにすると、立上り時には定電圧源・ｉと並列に
接続された抵抗ａｍ−Ｂ−＊は無視できるので、立上り
時の時定数ＴＲは前記（１１式とはソ同じくなす、コン
デンサＣの両端における電圧・０のレベルＥ０は前記（
８）式とはｙ同じになる。一方、立下り時には、ダイオ
ードＤが導通し、かつ、・量は定電圧源であり、そのイ
ンピーダンスは零とみなせるので、抵抗Ｒ１〜Ｒ４が並
列にアースに接続された回路と等価になる。し九がって
、立下９時定数ＴＦは下記の（５）式で表わされる。
接続された抵抗ａｍ−Ｂ−＊は無視できるので、立上り
時の時定数ＴＲは前記（１１式とはソ同じくなす、コン
デンサＣの両端における電圧・０のレベルＥ０は前記（
８）式とはｙ同じになる。一方、立下り時には、ダイオ
ードＤが導通し、かつ、・量は定電圧源であり、そのイ
ンピーダンスは零とみなせるので、抵抗Ｒ１〜Ｒ４が並
列にアースに接続された回路と等価になる。し九がって
、立下９時定数ＴＦは下記の（５）式で表わされる。
ＴＦ ＝ ｅ （！＋／’！／Ｐｇ／’４＞ 、−
、、、、ｔｅ）但し、（６）式においてダイオードＤの
順方向電位差は省略しである。まえ、（ｒｓ／ ’−／
ｒ−／ ｒａ ）は並列に接続され九抵抗１−に、Ｒ
５−Ｒａの合成抵抗を表す。
、、、、ｔｅ）但し、（６）式においてダイオードＤの
順方向電位差は省略しである。まえ、（ｒｓ／ ’−／
ｒ−／ ｒａ ）は並列に接続され九抵抗１−に、Ｒ
５−Ｒａの合成抵抗を表す。
上記の説明から明らかなように、本実施例によれば、抵
抗Ｒ，，Ｒ，の値ｒＳｏ ｒａを、前記（４）式を満す
範囲で任意に変えることにより、立上り時定数に関係な
く任意の大きさの立下り時定数を得ることができる。
抗Ｒ，，Ｒ，の値ｒＳｏ ｒａを、前記（４）式を満す
範囲で任意に変えることにより、立上り時定数に関係な
く任意の大きさの立下り時定数を得ることができる。
第４図は本発明の他の実施例を示し、モノリシックＩＣ
向きの時定数回路である。抵抗Ｒ１＋Ｒ４の値ｒｓ、ｒ
４の条件は前記（４）式と同じであり、かつ、抵抗Ｒ，
，Ｒ，に比べてかなり大きな値が選ばれている。抵抗Ｒ
１と亀の接続点Ａと出力端子８間には、トランジスタＱ
！ 、Ｑｓ 、Ｑａ 、Ｑａと電流源■から成るコンパ
レータ回路が図示のように接続されている。
向きの時定数回路である。抵抗Ｒ１＋Ｒ４の値ｒｓ、ｒ
４の条件は前記（４）式と同じであり、かつ、抵抗Ｒ，
，Ｒ，に比べてかなり大きな値が選ばれている。抵抗Ｒ
１と亀の接続点Ａと出力端子８間には、トランジスタＱ
！ 、Ｑｓ 、Ｑａ 、Ｑａと電流源■から成るコンパ
レータ回路が図示のように接続されている。
このような回路において、充電され九コンデンサＣの放
電開始時、すなわち、信号の立下りスタート時には、ト
ランジスタＱ、のベース電位がトランジスタＱ６のベー
ス電位より高くなっている。この結果トランジスタＱｓ
、Ｑａ、Ｑｓ、Ｑｔが順次オンになり、抵抗Ｒ５が接地
される。ｆ＆、月は定電圧源であり、そのインピーダン
スは零とみなせるから、コンデンサＣに充電された電荷
は並列接続の抵抗Ｒ，，Ｒ，およびＲ−こよってアース
に放電されることになる。このため、立下り時定数丁Ｆ
は下記の（６）式で表わされる。
電開始時、すなわち、信号の立下りスタート時には、ト
ランジスタＱ、のベース電位がトランジスタＱ６のベー
ス電位より高くなっている。この結果トランジスタＱｓ
、Ｑａ、Ｑｓ、Ｑｔが順次オンになり、抵抗Ｒ５が接地
される。ｆ＆、月は定電圧源であり、そのインピーダン
スは零とみなせるから、コンデンサＣに充電された電荷
は並列接続の抵抗Ｒ，，Ｒ，およびＲ−こよってアース
に放電されることになる。このため、立下り時定数丁Ｆ
は下記の（６）式で表わされる。
ＴＦ ＝ ｅ ・（ｒｔ／ Ｔ＊／ ｒ、 ） ・−
−−（６）一方、立上り時および定常時は前記の（４）
式の関係からトランジスタＱｓ＝Ｑ＋はオフになりてい
る為、抵抗Ｒ，は接地されていない。したがって立上り
時定数ＴＲは前記の（１）式には譬等しく、コンデンサ
Ｃの両端における電圧−０のレベルＥ０は（３）式とｌ
”！ ’：等しくなる。
−−（６）一方、立上り時および定常時は前記の（４）
式の関係からトランジスタＱｓ＝Ｑ＋はオフになりてい
る為、抵抗Ｒ，は接地されていない。したがって立上り
時定数ＴＲは前記の（１）式には譬等しく、コンデンサ
Ｃの両端における電圧−０のレベルＥ０は（３）式とｌ
”！ ’：等しくなる。
本実施例は、上記の説明から明らかなように、抵抗Ｒ，
の大きさを任意の値に選ぶことによシ、立上り時定数番
こ依存しない立下り時定数を得ることができる。
の大きさを任意の値に選ぶことによシ、立上り時定数番
こ依存しない立下り時定数を得ることができる。
以上のように、本発明によれば、立上り時定数Ｔｇおよ
び定常時出力電圧Ｅ。を決める抵抗とは関係のない抵抗
により、立下り時定数ＴＦを定めることができるという
効果がある。
び定常時出力電圧Ｅ。を決める抵抗とは関係のない抵抗
により、立下り時定数ＴＦを定めることができるという
効果がある。
第１図は従来の時定数回路の回路図、第２図は第１図の
主要部の信号の波形図、第３図および第４図はそれぞれ
本発明による一実施例の回路図を示す。 ・ト・定電圧源、ＲＩ ＋ Ｒ１＃ Ｒ８１Ｒ４１Ｒ１
・・・抵抗、Ｃ・・コンデンサ、Ｄ ・ダイオード、Ｑ
ｌ ｐ Ｑｌ ｐ Ｑｌ ｒ Ｑ４ ＊ Ｑｌ ＊Ｑ、
トランジスタ 代理人弁理士 平 木 道 人 才１図 才 ２ 図− ＲＴＦ
主要部の信号の波形図、第３図および第４図はそれぞれ
本発明による一実施例の回路図を示す。 ・ト・定電圧源、ＲＩ ＋ Ｒ１＃ Ｒ８１Ｒ４１Ｒ１
・・・抵抗、Ｃ・・コンデンサ、Ｄ ・ダイオード、Ｑ
ｌ ｐ Ｑｌ ｐ Ｑｌ ｒ Ｑ４ ＊ Ｑｌ ＊Ｑ、
トランジスタ 代理人弁理士 平 木 道 人 才１図 才 ２ 図− ＲＴＦ
Claims (1)
- （１１人力信号源、ならびに入力信号を充放電する充電
路と放電路とを形成する第１の抵抗およびコンデンサを
有する時定数回路において、前記入力信号源の出力端と
アース間に設けられた第２の抵抗、および該第２の抵抗
によって分割された信号レベルと前記入力信号が充電さ
れるコンデンサの充電電圧とを比較し、該信号レベルが
前記充電々圧より低くなったときに導通する比較器を具
備し、充電時および定常時は前記比較器がオフ状態にあ
り、放電時には前記比較器が導通するようにすることに
より、立下り時定数が立上シ時定数に依存しないように
したことを特徴とする時定数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13278881A JPS5834620A (ja) | 1981-08-26 | 1981-08-26 | 時定数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13278881A JPS5834620A (ja) | 1981-08-26 | 1981-08-26 | 時定数回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5834620A true JPS5834620A (ja) | 1983-03-01 |
Family
ID=15089553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13278881A Pending JPS5834620A (ja) | 1981-08-26 | 1981-08-26 | 時定数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5834620A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60199218A (ja) * | 1984-03-24 | 1985-10-08 | Rohm Co Ltd | パルス発生回路 |
| EP1936789A2 (de) * | 2006-12-22 | 2008-06-25 | Dr. Johannes Heidenhain GmbH | Umrichter mit einer Verzögerungsschaltung für PWM-Signale |
-
1981
- 1981-08-26 JP JP13278881A patent/JPS5834620A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60199218A (ja) * | 1984-03-24 | 1985-10-08 | Rohm Co Ltd | パルス発生回路 |
| EP1936789A2 (de) * | 2006-12-22 | 2008-06-25 | Dr. Johannes Heidenhain GmbH | Umrichter mit einer Verzögerungsschaltung für PWM-Signale |
| EP1936789A3 (de) * | 2006-12-22 | 2011-11-30 | Dr. Johannes Heidenhain GmbH | Umrichter mit einer Verzögerungsschaltung für PWM-Signale |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4295091A (en) | Circuit for measuring low capacitances | |
| JPS5834620A (ja) | 時定数回路 | |
| JPS628969B2 (ja) | ||
| JPH0114729B2 (ja) | ||
| JP2623467B2 (ja) | 信号波発振回路 | |
| JPH0412471Y2 (ja) | ||
| JPH03121614A (ja) | 発振回路 | |
| JPS5939924B2 (ja) | 発振器 | |
| JPH0358204B2 (ja) | ||
| JPH0241954Y2 (ja) | ||
| JPS5839419Y2 (ja) | 電流リセット回路 | |
| JP2796866B2 (ja) | チャージポンプ回路 | |
| JPS5821235Y2 (ja) | タンアンテイマルチバイブレ−タ | |
| JPS592407B2 (ja) | ムアンテイマルチバイブレ−タ | |
| JPS6336277Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| KR900006540B1 (ko) | 펄스발생회로 | |
| JPH057778Y2 (ja) | ||
| JPH0317248B2 (ja) | ||
| JPS599462Y2 (ja) | 掃引波発生回路 | |
| JPS60220691A (ja) | 信号発生回路 | |
| JPH0487414A (ja) | Ｃｒ発振回路 | |
| JPH028350B2 (ja) | ||
| JPH04354264A (ja) | 水平発振回路 | |
| JPS5994915A (ja) | 電圧制御発振器 |