JPS592407B2 - ムアンテイマルチバイブレ−タ - Google Patents

Description

【発明の詳細な説明】 従来の一般的な無安定マルチバイブレークの回路図を第
１図に示す。

図においてＲ１、Ｒ２はそれぞれトランジスタＴＩ、Ｔ
２のコレクタ抵抗、Ｒ３、Ｒ４及びＣＬＣ２は発振周期
Ｔを決定する抵抗とコンデンサ、ＤＩ 、Ｄ２はトラン
ジスタＴＩ、Ｔ２のペースエミッタ間破壊を保護する為
のダイオードである。

次に、動作原理について説明すると、初期状態がＴ １
＝ＯＮｆｆｂｅ ） Ｏ）、Ｔ ２ ＝ ＯＦ Ｆ
（Ｖｂｅ ２ ＜０）であるとする。

Ｕｂｃ ２ ＜ ＯであるのはコンデンサＣ１の充電電
圧のためと考えられるので、時間の経過とともに０に近
づき、Ｕｂｃ２ ＝ Ｏになる。

さらに時間が経過すると抵抗Ｒ３によりＵｂｃ２ ＞
０となり、トランジスタＴ２はオフからオンへ切換わる
。

トランジスタＴ２がオンにかわるさ、オフ期間中にコン
デンサＣ２が抵抗Ｒ２を通じて■ＣＣ近くまで充電され
ているので、この充電電圧がトランジスタＴ１のＵｂｅ
ｌになり、該トランジスタＴ１をオフする。

トランジスタＴ１のオフ状態はコンデンサＣ２の充電電
圧によるものであるから、いずれは抵抗Ｒ４を通じて放
電が進むと、ＩＪＢｅ２＝０となり、その時トランジス
タＴ１はオフからオンへ切換わる。

トランジスタＴ１がオンに変われば、オフ期間中にコン
デンサＣ１へ充電された電圧がＵｂｃ２に加わりトラン
ジスタＴ２をオフにする。

以上の動作が自動的に繰り返される。

この結果、トランジスタＴＩ、Ｔ２のコレクタ・エミッ
タ間には互いに逆位相の方形波電圧が得られる。

以上が従来の無安定マルチバイブレークの動作原理であ
るが、時定数回路を構成するコンデンサがその増幅素子
たるトランジスタのコレクタ・ベース間に接続されるの
で、半導体集積回路化する場合は、そのコンデンサを外
付けとし、そのための外付は用端子を複数個必要とする
ため、このパルス遅延回路としての単安定マルチバイブ
レークは半導体集積回路化に適さなかった。

そこで本発明は、半導体集積化に適した無安定マルチバ
イブレークを提供するものである。

本発明の無安定マルチバイブレークの一実施例を第２図
に示し、該無安定マルチバイブレークの動作波形図を第
３図に示す。

尚第２図において破線で囲んだ部分は集積化部分である
。

抵抗ＲＡの一方の直流電圧源ＶＣＣに接続すると共に、
他方をコンデンサＣ３を介して接地させている。

抵抗ＲＡとコンデンサＣ３の接続点に、エミッタを接地
したトランジスタＴ３のコレクタと、差動増幅器を構成
するトランジスタＴ４のベースに接続する。

トランジスタＴ４のエミッタは抵抗Ｒ７の一方と、トラ
ンジスタＴ５のエミッタとに接続し、抵抗Ｒ７の他方は
接地する。

トランジスタＴ４のコレクタは抵抗Ｒ５を介してＶＣＣ
に接続シ、トランジスタＴ５のコレクタは抵抗Ｒ６を介
してｖＣＣに接続する。

更にトランジスタＴ５のベースは、一方をトランジスタ
Ｔ４のコレクタに且つ他方を抵抗Ｒ２を介して接地した
抵抗８の該接続点に接続すると共に、エミッタを接地し
たトランジスタＴ１１のコレクタに接続する。

トランジスタＴ５と抵抗Ｒ６との接続点を抵抗Ｒ１０を
介してＰＮＰトランジスタＴ９のベースに接続し、該ト
ランジスタＴ９のエミッタはＶＣＣと、またコレクタは
抵抗Ｒ１７を介して接地する。

以上が、第１の遅延回路の構成である。

次に第２の遅延回路の構成について説明すると、抵抗Ｒ
Ｂの一方は直流電圧源■ＣＣに接続され、他方はコンデ
ンサＣ４を介して接地されている。

抵抗ＲＢとコンデンサＣ４の接続点にエミッタを接地し
たトランジスタＴ６のコレクタと、差動増幅器を構成す
るトランジスタＴＩのベースとを接続する。

トランジスタＴＩのエミッタは、抵抗Ｆ１５の一方とト
ランジスタＴ８のエミッタに接続し、Ｒ１５の他方は接
地する。

またトランジスタＴ７のコレクタは抵抗Ｒ１１を介して
ＶＣＣに接続する。

トランジスタＴ８のコレクタは抵抗１２を介してＶＣＣ
に接続する。

更にトランジスタＴ８のベースは、一方をトランジスタ
Ｔ１７のコレクタに接続され且つ他方を抵抗Ｒ１４を介
して接地する抵抗Ｒ１３の上記抵抗Ｒ１４との接続点に
接続すると共に、エミッタを接地したトランジスタＴ１
２のコレクタに接続する。

またトランジスタＴ８吉抵抗Ｒ１２の接続点を抵抗Ｒ１
６を介してＰＮＰトランジスタＴＩＯのベースに接続し
、該トランジスタＴ１０のエミッタはＶＣＣと、コレク
タは抵抗Ｒ１８を介して接地する。

トランジスタＴ１０と抵抗Ｒ１８吉の接続点より出力
を取り出す一方、抵抗Ｒ２０を介してトランジスタＴ３
とＴｌｌのベースに接続する。

才だ、トランジスタＴ９と抵抗Ｒ１７の接続点より抵抗
Ｒ１９を介してトランジスタＴ６とＴ１２のベースに接
続する。

以上が本発明無安定マルチバイブレータの構成で、次に
動作原理について第３図を用いて説明する。

今、直流電圧線ｖＣＣが投入された瞬間、トランジスタ
Ｔ９のコレクタの電位（波形二）がＨｉ電位（キＶｃｃ
）になったとすると、トランジスタＴ６ 、Ｔｌ ２
はオン状態となり、トランジスタＴ７．．Ｔ８がオフ状
態となり、トランジスタＴ８のコレクタの電位（波形ト
）はＨｉ電位（キＶｃｃ）になる為、トランジスタＴ１
０はオフ状態となりトランジスタＴＩＯのコレクタの電
位（波形チ）はＬＯＷ電位（キＧＮＤ）になっている。

よってトランジスタＴ３．Ｔ１１がオフ状態となり、ｖ
ＣＣよって抵抗ＲＡを介して、コンデンサＣ３に充電電
流が流れ、トランジスタＴ４のベースの電位（波形イ）
が上昇してくる。

該トランジスタＴ４のベースの電位（波形イ）がＶＡに
なった瞬間、トランジスタＴ４がオントランジスタＴ５
がオフ状態トなり、トランジスタＴ４のコレクタの電位
（波形口）は、Ｖａから（ＶＡ−ＶＢＥ）に下がる。

ＶＡとｖａは、 で求まる。

トランジスタＴ５のコレクタの電位（波形／Ｘ）はＨｉ
（キＶｃｃ ）電位となるので、トランジスタＴ９はオ
フ状態となり、トランジスタＴ９のコレクタの電位（波
形二）はＬＯＷ（キＧＮＤ）電位になる。

よってトランジスタＴ６ 、Ｔｌ ２はオンからオフ状
態となり、トランジスタＴＩがオフ状態、Ｔ８がオフか
らオン状態になる。

トランジスタＴＩのコレクタの電位（波形へ）は（ＶＢ
−ＶＢＥ）からｖｂの電位まで上がり、トランジスタＴ
８のコレクタの電位（波形ト）はＨｉ（キＶｃｃ）電位
から（ＶＢ−ＶＢＥ）まで下がる。

ＶＢとｖｂは、で求められる。

トランジスタＴ８のコレクタの電位（波形ト）が下がる
為、トランジスタＴ１０はオン状態となり、トランジス
タＴ１０のコレクタの電位（波形チ）はＬｏｗ（キＧＮ
Ｄ）電位からＨｉ（キＶｃｃ）電位まで上がりこの状態
を保持する。

また、トランジスタＴ１０のコレクタ電位（波形チ）が
Ｈ’ｉ （キＶｃｃ）電位となる為、トランジスタＴ３
およびＴ１１がオフ状態からオン状態になる。

よって、コンデンサＣ３の充電によりトランジスタＴ４
のベース電位（波形イ）がＶＡまで上がった瞬間、トラ
ンジスタＴ３を通して電流が流れるのでＴ４のベース電
位（波形イ）はＬｏｗ（キＧＮＤ）電位におとされ、こ
の状態を保持する。

直流電圧源■ＣＣを投入時から、この瞬間までの時間ｔ
１は、 で求められる。

またトランジスタＴ９がオフ状態となり、且つトランジ
スタＴ６がオン状態からオフ状態になった瞬間より、Ｖ
ｃｃから抵抗ＲＢを介してコンデンサＣ４に充電電流が
流れ、トランジスタＴＩのベース電位（波形ホ）が上昇
してくる。

トランジスタＴＩのベースの電位（波形ホ）がＶＢにな
った瞬間、トランジスタＴ７がオン、トランジスタＴ８
がオフ状態となり、トランジスタＴＩのコレクタの電位
（波形へ）はｖｂから（ＶＢ−ＶＢＢ）に下がり、トラ
ンジスタＴ８のコレクタの電位（波形ト）は（ＶＢ−Ｖ
ＢＥ）の電位からＨｉ（：ＶＣＣ）電位になる。

よってトランジスタＴ１０はオフ状態となり、トランジ
スタＴ５のコレクタの電位（波形ハ）はＨｉ（キＶｃｃ
）電位からｆｆＡ−ＶＢＥ）まで下がるので、トランジ
スタＴ９はオン状態となる。

トランジスタＴ９がＯＮ状態となるＡＴＳのコレクタの
電位（波形二）はＨｉ（キＶｃｃ）電位となるので、ト
ランジスタＴ６．Ｔ１２をオン状態にする。

すなわち、コンデンサＣ４の充電によりトランジスタＴ
７のベース電位（波形ホ）が■まで上がった瞬間、トラ
ンジスタＴ６を通して電流が流れるので、トランジスタ
ＴＩのベース電位（波形ホ）はＬＯＷ（キＧＮＤ）電位
におとされ、この状態を保持する。

コンデンサＣ４の充電開始からＶＢ電位まで達する時間
ｔ９は、 で求められる。

今、Ｉ・ランジスクＴ６がオン状態になった瞬間、トラ
ンジスタＴＩＯはオフ状態となり、トランジスタＴ１０
のコレクタ電位（波形チ）は、ＬＯＷ（キＧＮＤ ）電
位となり、トランジスタＴ６がオフ状態となるから、再
びｖＣＣから抵抗ＲＡを介してコンデンサＣ３に充電電
流が流れる。

この動作を繰り返すことによって、周期Ｔで安定に発振
動作をする。

周期Ｔは、となる。

なお、上記実施例では、抵抗ＲＡとコンデンサＣ３、抵
抗ＲＢとコンデンサＣ４によってそれぞれ第１、第２の
時定数回路が構成されており、第１のシュミット回路は
第１、第２のトランジスタとしてのトランジスタＴ４．
Ｔ５ならびに抵抗Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ９で構成
され、第２のシュミット回路は第３、第４のトランジス
タとしてのトランジスタＴ７ 、Ｔ８ならひに抵抗Ｒ１
１，Ｒ１２，Ｒ１３，Ｒ１４，Ｒ１５で構成され、第１
の検出回路は抵抗ＲＩ Ｏ、Ｒ１７とトランジスタＴ９
で構成され、第２の検出回路は抵抗Ｒ１６、Ｒ１８とト
ランジスタＴＩＯで構成され、第１のスイッチング部は
抵抗Ｒ２０とトランジスタＴ３、Ｔ１１で構成され、第
２のスイッチング部は抵抗Ｒ１９とトランジスタＴ６、
Ｔ１２で構成されている。

以上が本発明無安定マルチバイブレークであるが、本発
明回路方式にすることによって、半導体集積化する際に
おいて、ピン数の削減を図ることが出来るので、半導体
集積化には適した無安定マルチバイブレークを提供でき
る。

また、直流電圧源Ｖｃｃが、所定電圧より低下した場合
コンデンサＣ３およびＣ４は共に充電されるため、本発
明の無安マルチバイブレークの発振が停止するため、外
部同期が容易にできる他、直流電圧源、Ｖｃｃの低下検
出が可能である。

更に、集積化に適する無安定マルチバイブレークとして
、従来では第２レベル検出回路と第２レベル検出回路と
Ｒ−Ｓフリップフロップ回路とを設け、上記第１、第２
レベル検出回路の出力によりＲ−Ｓフリップフロップ回
路をトリガし、Ｒ−Ｓフリップフロップ回路の出力によ
り交互に第１、第２レベル検出回路をトリガするように
構成したものが特開昭５０−１５５１６０にみられるが
、このようなものに比べて本発明の無安定マルチバイブ
レークではＲ−Ｓフリップフロップを必要とせず、また
回路構成がより簡単であり、半導体集積化する上で非常
に有効なものである。

【図面の簡単な説明】

第１図は従来の無安定マルチバイブレークの回路図、第
２図は本発明無安定マルチバイブレークの一実施例回路
図、第３図は本発明無安定マルチバイブレーク回路の各
接続点動作波形図を示す。 Ｔ４〜Ｔ１２・・・・・・トランジスタ、ＲＡとＲＢお
よびＲ５−Ｒ２Ｏ・・・・・・抵抗、Ｃ３およびＣ４・
・・・・・コンテ゛ンサ。

Claims (1)

【特許請求の範囲】
1. １ コンデンサと抵抗器の直列回路で構成される第１、
   第２の時定数回路と、第１のトランジスタのベースが第
   １の時定数回路に接続され第２のトランジスタのベース
   に第１の設定電圧が印加され第１の時定数回路のコンデ
   ンサ端子電圧が第１の設定電圧に達したことを検出する
   第１のシュミット回路と、第１および第２のトランジス
   タのベースと基準電位との間に介装され導通して第１．
   の特定数回路のコンデンサの電荷を放電させる第１のス
   イッチング部と、第１のシュミット回路出力が反転した
   ことを検出する第「の検出回路と、第３のトランジスタ
   のベースが第２の時定数回路に接続され第４のトランジ
   スタのベースに第２の設定電圧が印加され第２の時定数
   回路のコンデンサ端子電圧が第２の設定電圧に達したこ
   とを検出する第２のシュミット回路と、第３および第４
   のトランジスタのベースと基準電位との間に介装され導
   通して第２の時定数回路のコンデンサの電荷を放電させ
   る第２のスイッチング部と、第２のシュミット回路出力
   が反転したことを検出する第２の検出回路とを設け、第
   １の検出回路が反転を検出した間に第２のスイッチング
   部を導通させ、第２の検出回路が反転を検出した時に第
   １のスイッチング部を導通させ、第１の検出回路または
   第２の検出回路から出力信号を取出したことを特徴とす
   る無安定マルチバイブレータ。