JPH02119718U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案の一実施例を示す回路図、第２
図は第１図に示す短絡保護回路の起動時の動作を
説明する波形図である。 ２……短絡保護回路、３……負荷、４……トラ
ンジスタ、２０……比較回路、Ｒ１〜Ｒ４……レ
ジスタ、Ｃ１，Ｃ２……キヤパシタ。

Claims (1)

1. 【実用新案登録請求の範囲】 (A) 直流電圧Ｖｉが供給される入力端子にエミ
   ツタ（またはコレクタ）が接続され、直流電圧Ｖ
   ｏが出力される出力端子にコレクタ（またはエミ
   ツタ）が接続され、制御信号がベースに供給され
   たトランジスタ、 (B) 前記入力端子に一端が接続され、接地母線
   に他端が接続され、基準電圧信号Ｖ^＋を出力する
   第１のレジスタＲ１と定電圧素子からなる基準電
   圧発生器、 (C) 前記出力端子に一端が接続され、前記接地
   母線に他端が接続され、分割信号Ｖ⁻を出力する
   第２のレジスタＲ２と第３のレジスタＲ３からな
   り、その抵抗値の関係が 負荷短絡のない状態で Ｖ^＋＞Ｖ⁻ を満足する電圧分割器、 (D) 前記入力端子に一端が接続され、前記第２
   のレジスタＲ２と第３のレジスタＲ３との接続点
   に他端が接続された第１のキヤパシタ、 (E) 前記接地母線に一端が接続され、前記第１
   のレジスタＲ１と定電圧素子との接続点に他端が
   接続された第２のキヤパシタ、 (F) 前記基準電圧信号と前記分割信号とを比較
   し、 Ｖ^＋＞Ｖ⁻ の場合、前記トランジスタをＯＮ状態にし、 Ｖ^＋＜Ｖ⁻ の場合、前記トランジスタをＯＦＦ状態にする
   前記制御信号を、前記ベースに向けて送出する比
   較回路、 とを含むことを特徴とする短絡保護回路。