JPH0462611B2 - - Google Patents
Info
- Publication number
- JPH0462611B2 JPH0462611B2 JP61238460A JP23846086A JPH0462611B2 JP H0462611 B2 JPH0462611 B2 JP H0462611B2 JP 61238460 A JP61238460 A JP 61238460A JP 23846086 A JP23846086 A JP 23846086A JP H0462611 B2 JPH0462611 B2 JP H0462611B2
- Authority
- JP
- Japan
- Prior art keywords
- constant current
- capacitor
- circuit
- comparator
- npn transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 33
- 230000010355 oscillation Effects 0.000 claims description 19
- 230000003321 amplification Effects 0.000 description 6
- 238000007599 discharging Methods 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は発振回路に関し、特に定電流によるコ
ンデンサの充放電を利用した発振回路で集積回路
に適したものである。
ンデンサの充放電を利用した発振回路で集積回路
に適したものである。
〔従来の技術〕
定電流回路を用いたコンデンサの充放電を行う
ことにより三角波やのこぎり波を発生させて方形
波出力を得る発振回路において、周期の長い波形
を得る為には定電流の値を小さくしたりコンデン
サの値を大きくしたりする必要がある。
ことにより三角波やのこぎり波を発生させて方形
波出力を得る発振回路において、周期の長い波形
を得る為には定電流の値を小さくしたりコンデン
サの値を大きくしたりする必要がある。
従来このような発振回路を集積回路で実現しよ
うとすると、極端に大きな値の抵抗を使用した
り、コンデンサを外付けにしなければならなかつ
た。
うとすると、極端に大きな値の抵抗を使用した
り、コンデンサを外付けにしなければならなかつ
た。
第３図は従来の発振回路の一例を示す回路図で
ある。
ある。
同図において、発振回路はヒステリシス特性を
持つたコンパレータ１００と、コンパレータ１０
０の出力がロウレベルの時に導通、ハイレベルの
時にしや断となるよう制御される吸込み型の定電
流回路と、コンパレータ１００の出力がロウレベ
ルの時にしや断、ハイレベルの時に導通となるよ
う制御されるはき出し型の定電流回路と、一端が
接地されたコンデンサとを備え、コンパレータ１
００の入力に前記吸込み型の定電流回路の出力
と、前記はき出し型の定電流回路の出力と前記コ
ンデンサを接続した構成となつている。
持つたコンパレータ１００と、コンパレータ１０
０の出力がロウレベルの時に導通、ハイレベルの
時にしや断となるよう制御される吸込み型の定電
流回路と、コンパレータ１００の出力がロウレベ
ルの時にしや断、ハイレベルの時に導通となるよ
う制御されるはき出し型の定電流回路と、一端が
接地されたコンデンサとを備え、コンパレータ１
００の入力に前記吸込み型の定電流回路の出力
と、前記はき出し型の定電流回路の出力と前記コ
ンデンサを接続した構成となつている。
また、第３図に示した従来の発振回路の一例の
動作は、第２図に示すようにIN端子４（以下IN
とする）に印加される電圧（以下VINとする）が
時間t0においてハイレベルからロウレベルに変化
すると、NPNトランジスタQ8はしや断しコンパ
レータ１００の出力はハイレベルであるから、
NPNトランジスタQ18が導通することにより、
NPNトランジスタQ17，Q14は共にしや断し、
PNPトランジスタQ19はしや断、NPNトランジ
スタQ13は導通する為、PNPトランジスタQ20，
Q21抵抗R14，R15で構成されるはき出し型定電流
回路が導通し、NPNトランジスタQ22，Q23、抵
抗R16，R17で構成される吸込み型定電流回路が
しや断し、コンデンサＣ１ははき出し型定電流回
路の定電流（以下IC21とする。）で充電される為
その両端の電圧（以下VC1とする）は VC1＝IC21×ｔ／C1 …(1) （但しIC21：はき出し型定電流回路の定電流、
ｔ：時間t0からＣ１を充電する時間） で時間の経過とともに上昇していく。
動作は、第２図に示すようにIN端子４（以下IN
とする）に印加される電圧（以下VINとする）が
時間t0においてハイレベルからロウレベルに変化
すると、NPNトランジスタQ8はしや断しコンパ
レータ１００の出力はハイレベルであるから、
NPNトランジスタQ18が導通することにより、
NPNトランジスタQ17，Q14は共にしや断し、
PNPトランジスタQ19はしや断、NPNトランジ
スタQ13は導通する為、PNPトランジスタQ20，
Q21抵抗R14，R15で構成されるはき出し型定電流
回路が導通し、NPNトランジスタQ22，Q23、抵
抗R16，R17で構成される吸込み型定電流回路が
しや断し、コンデンサＣ１ははき出し型定電流回
路の定電流（以下IC21とする。）で充電される為
その両端の電圧（以下VC1とする）は VC1＝IC21×ｔ／C1 …(1) （但しIC21：はき出し型定電流回路の定電流、
ｔ：時間t0からＣ１を充電する時間） で時間の経過とともに上昇していく。
ここで時間t0において、コンパレータ１００の
入力スレシヨールド電圧（以下VTHとする）は
NPNトランジスタＱ１８が導通、NPNトランジ
スタＱ１がしや断しており、コンパレータ１００
のVTHは VTH＝VCC×R2＋R3／R1＋R2＋R3 〔V〕…(2) （但しR1〜R3は抵抗Ｒ１〜Ｒ３の抵抗値） で表わされる。以下これをVTH(H)とする。また、
VC1は(1)式で示したように時間の経過とともに上
昇していき、時間t1においてVC1＝VTH(H)となる
と、コンパレータ１００の出力はハイレベルから
ロウレベルへと反転する。従つてNPNトランジ
スタQ13がしや断し、NPNトランジスタＱ１７，
Ｑ１４，Ｑ１が導通する為、PNPトランジスタ
Ｑ１９が導通し、NPNトランジスタＱ１３がし
や断し、前記はき出し型定電流回路がしや断、前
記吸込み型定電流回路が導通し、コンデンサＣ１
に充電された電荷に吸込み型定電流回路の定電流
（以下TC22とする）で放電される為、VC1は VC1＝VTH(H)−IC22×ｔ／C1 〔V〕…(3) （但し、VTH(H)：コンパレータ１００のスレシ
ヨールド電圧、IC22：吸込み型定電流回路の定電
流、ｔ：時間t1からＣ１に充電された電荷を放電
する時間、C1：コンデンサＣ１の容量） で表わされ、時間の経過とともに減少していく。
入力スレシヨールド電圧（以下VTHとする）は
NPNトランジスタＱ１８が導通、NPNトランジ
スタＱ１がしや断しており、コンパレータ１００
のVTHは VTH＝VCC×R2＋R3／R1＋R2＋R3 〔V〕…(2) （但しR1〜R3は抵抗Ｒ１〜Ｒ３の抵抗値） で表わされる。以下これをVTH(H)とする。また、
VC1は(1)式で示したように時間の経過とともに上
昇していき、時間t1においてVC1＝VTH(H)となる
と、コンパレータ１００の出力はハイレベルから
ロウレベルへと反転する。従つてNPNトランジ
スタQ13がしや断し、NPNトランジスタＱ１７，
Ｑ１４，Ｑ１が導通する為、PNPトランジスタ
Ｑ１９が導通し、NPNトランジスタＱ１３がし
や断し、前記はき出し型定電流回路がしや断、前
記吸込み型定電流回路が導通し、コンデンサＣ１
に充電された電荷に吸込み型定電流回路の定電流
（以下TC22とする）で放電される為、VC1は VC1＝VTH(H)−IC22×ｔ／C1 〔V〕…(3) （但し、VTH(H)：コンパレータ１００のスレシ
ヨールド電圧、IC22：吸込み型定電流回路の定電
流、ｔ：時間t1からＣ１に充電された電荷を放電
する時間、C1：コンデンサＣ１の容量） で表わされ、時間の経過とともに減少していく。
ここで、時間t1において、コンパレータ１００
のVTHはNPNトランジスタＱ１８がしや断、
NPNトランジスタＱ１は導通しており、コンパ
レータ１００のVTHは VTH＝｛VCC−VCE(sat)Q1｝×R2／R1＋R2 ＋VCE(sat)Q1 〔V〕…(4) （但しVCE(sat)Q1：NPNトランジスタＱ１のコ
レクタ・エミツタ間飽和電圧） で表わされる。以下これをVTH(L)とする。また、
VTH(H)とVTH(L)はVIN(H)＞VTH(L)の関係にある。こ
こで、VC1は(3)式に示すように時間の経過過とと
もに減少していき、時間t2においてVC1＝VTH(L)と
なると、コンパレータ１００の出力は再びロウレ
ベルからハイレベルへと反転する。
のVTHはNPNトランジスタＱ１８がしや断、
NPNトランジスタＱ１は導通しており、コンパ
レータ１００のVTHは VTH＝｛VCC−VCE(sat)Q1｝×R2／R1＋R2 ＋VCE(sat)Q1 〔V〕…(4) （但しVCE(sat)Q1：NPNトランジスタＱ１のコ
レクタ・エミツタ間飽和電圧） で表わされる。以下これをVTH(L)とする。また、
VTH(H)とVTH(L)はVIN(H)＞VTH(L)の関係にある。こ
こで、VC1は(3)式に示すように時間の経過過とと
もに減少していき、時間t2においてVC1＝VTH(L)と
なると、コンパレータ１００の出力は再びロウレ
ベルからハイレベルへと反転する。
以上の動作の繰り返しにより回路は発振し、
OUT端子２の出力VOUTは第２図に示すような方
形波となる。
OUT端子２の出力VOUTは第２図に示すような方
形波となる。
また、第２図においてパルス幅tWは
tW＝C1×（VTH(H)−VTH(L)）／IC21〔s〕…(5)
で表わされ周期Ｔは
Ｔ＝tW＋C1×（VTH(H)−VTH(L)）／IC22 〔s〕…(6)
で表わされる。
また、NPNトランジスタＱ８は発振の開始、
停止を行う為のものでIN端子４がハイレベルの
時NPNトランジスタＱ８はオンであり発振を停
止する。
停止を行う為のものでIN端子４がハイレベルの
時NPNトランジスタＱ８はオンであり発振を停
止する。
上述した従来の一例において、現実的な集積回
路におけるコンデンサＣ１の容量値を求めてみ
る。
路におけるコンデンサＣ１の容量値を求めてみ
る。
いまVCC＝5V、コンパレータ１００のVTH(H)＝
3V、VTH(L)＝1V、はき出し型定電流回路の定電
流IC5＝1μA、吸込み型定電流回路の定電流IC7＝
1μA、パルス幅tW＝5ms、周期Ｔ＝10msとした場
合を考える。
3V、VTH(L)＝1V、はき出し型定電流回路の定電
流IC5＝1μA、吸込み型定電流回路の定電流IC7＝
1μA、パルス幅tW＝5ms、周期Ｔ＝10msとした場
合を考える。
この時IC5＝IC7＝1μAと設定する為には、第３
図において抵抗Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１７
として100kΩ程度の大きい値が必要となる。
図において抵抗Ｒ１４，Ｒ１５，Ｒ１６，Ｒ１７
として100kΩ程度の大きい値が必要となる。
またコンデンサＣ１の容量C1は、(5)，(6)式よ
り C1＝Ｔ×IC21×IC22／（VTH(H)−VTH(L)）×（IC21＋
IC22）〔F〕…(7) となり、(7)式に前述の条件を代入して容量C1を
求めるとC1＝2500pFとなる。
り C1＝Ｔ×IC21×IC22／（VTH(H)−VTH(L)）×（IC21＋
IC22）〔F〕…(7) となり、(7)式に前述の条件を代入して容量C1を
求めるとC1＝2500pFとなる。
この容量値は、現状では集積回路内部に取り込
むことが不可能な値であり、その為に周期の長い
波形を得ようとする場合にはコンデンサＣ１を外
付けにしなければならなくなる。
むことが不可能な値であり、その為に周期の長い
波形を得ようとする場合にはコンデンサＣ１を外
付けにしなければならなくなる。
本発明の目的は、コンデンサＣ１の充放電に用
いる電流を安定な微少電流とすることにより、周
期の長い発振回路でもコンデンサＣ１を集積回路
に取り入れることが可能な発振回路を提供するこ
とにある。
いる電流を安定な微少電流とすることにより、周
期の長い発振回路でもコンデンサＣ１を集積回路
に取り入れることが可能な発振回路を提供するこ
とにある。
本発明の発振回路は、入力の差動回路がPNP
トランジスタのダーリントン接続により構成され
かつヒステリシス特性を持つた定電流バイアス型
のコンパレータと、該コンパレータの出力信号が
ハイレベルの時に導通となりロウレベルの時しや
断となるよう制御される吸込み型の定電流回路
と、該定電流回路の電流をエミツタ電流とするダ
ーリントン接続のNPNトランジスタと、一端が
接地されたコンデンサとを備え、前記コンパレー
タの入力に前記ダーリントン接続のNPNトラン
ジスタのベースと前記コンデンサを接続した構成
となつている。
トランジスタのダーリントン接続により構成され
かつヒステリシス特性を持つた定電流バイアス型
のコンパレータと、該コンパレータの出力信号が
ハイレベルの時に導通となりロウレベルの時しや
断となるよう制御される吸込み型の定電流回路
と、該定電流回路の電流をエミツタ電流とするダ
ーリントン接続のNPNトランジスタと、一端が
接地されたコンデンサとを備え、前記コンパレー
タの入力に前記ダーリントン接続のNPNトラン
ジスタのベースと前記コンデンサを接続した構成
となつている。
次に、第１図、第２図を参照して本発明につい
て説明する。
て説明する。
第１図は本発明の発振回路の一実施例を示す回
路図である。
路図である。
同図にいて１はVCC端子、２はOUT端子、３は
GND端子、４はIN端子、５は定電流源、またＱ
１〜Ｑ１６はトランジスタ、Ｒ１〜Ｒ１０は抵抗
（抵抗値はそれぞれR1〜R10）、Ｃ１はコンデンサ
（容量はC1）である。
GND端子、４はIN端子、５は定電流源、またＱ
１〜Ｑ１６はトランジスタ、Ｒ１〜Ｒ１０は抵抗
（抵抗値はそれぞれR1〜R10）、Ｃ１はコンデンサ
（容量はC1）である。
第１図において、PNPトランジスタＱ２，Ｑ
３，Ｑ４，Ｑ５及びNPNトランジスタＱ６，Ｑ
７は、PNPトランジスタＱ２，Ｑ３，Ｑ４，Ｑ
５をダーリントン接続としたコンパレータであ
り、NPNトランジスタＱ１６を出力としている。
また、NPNトランジスタＱ１で入力に帰還を掛
け、Ｒ１，Ｒ２，Ｒ３で決定される基準電圧のレ
ベルを変えることによりヒステリシス特性を持た
せている。NPNトランジスタＱ１１，Ｑ１２は
前記コンパレータの出力がハイレベルの時導通、
ロウレベルの時しや断となるよう制御されている
吸込み型の定電流回路である。NPNトランジス
タＱ８は発振器の開始、停止の為のスイツチの役
目をするものであり、IN端子４の電圧レベルが
ハイレベルの時発振停止、ロウレベルの時発振開
始となる。
３，Ｑ４，Ｑ５及びNPNトランジスタＱ６，Ｑ
７は、PNPトランジスタＱ２，Ｑ３，Ｑ４，Ｑ
５をダーリントン接続としたコンパレータであ
り、NPNトランジスタＱ１６を出力としている。
また、NPNトランジスタＱ１で入力に帰還を掛
け、Ｒ１，Ｒ２，Ｒ３で決定される基準電圧のレ
ベルを変えることによりヒステリシス特性を持た
せている。NPNトランジスタＱ１１，Ｑ１２は
前記コンパレータの出力がハイレベルの時導通、
ロウレベルの時しや断となるよう制御されている
吸込み型の定電流回路である。NPNトランジス
タＱ８は発振器の開始、停止の為のスイツチの役
目をするものであり、IN端子４の電圧レベルが
ハイレベルの時発振停止、ロウレベルの時発振開
始となる。
次に第１図及び第２図を用いて本実施例の動作
について説明する。
について説明する。
第２図に示すようにIN端子（以下INとする）
４に印加される電圧（以下VINとする）が時間t0
においてハイレベルからロウレベルに変化する
と、NPNトランジスタＱ８はしや断する。また、
NPNトランジスタＱ１５は導通であるからNPN
トランジスタＱ１４，Ｑ１はしや断し、NPNト
ランジスタＱ１３は導通する為、NPNトランジ
スタＱ１１，Ｑ１２、抵抗Ｒ４で構成される吸込
み型定電流がしや断となる。
４に印加される電圧（以下VINとする）が時間t0
においてハイレベルからロウレベルに変化する
と、NPNトランジスタＱ８はしや断する。また、
NPNトランジスタＱ１５は導通であるからNPN
トランジスタＱ１４，Ｑ１はしや断し、NPNト
ランジスタＱ１３は導通する為、NPNトランジ
スタＱ１１，Ｑ１２、抵抗Ｒ４で構成される吸込
み型定電流がしや断となる。
ここで時間t0において、前記コンパレータの
PNPトランジスタＱ４のベース電位（以下VB4と
する）は、NPNトランジスタＱ１がしや断であ
るから VB4＝VCC×R2＋R3／R1＋R2＋R3 〔V〕…(8) で表わされる。以下これをVTH(H)とする。
PNPトランジスタＱ４のベース電位（以下VB4と
する）は、NPNトランジスタＱ１がしや断であ
るから VB4＝VCC×R2＋R3／R1＋R2＋R3 〔V〕…(8) で表わされる。以下これをVTH(H)とする。
また、この時コンデンサＣ１の両端電圧（以下
VC1とする）は0Vである為、VB4＞VC1であるか
らPNPトランジスタＱ２，Ｑ４がしや断、PNP
トランジスタＱ３，Ｑ５が導通となり、コンデン
サＣ１はPNPトランジスタＱ５のベース電流
（以下IB5とする）により充電される。
VC1とする）は0Vである為、VB4＞VC1であるか
らPNPトランジスタＱ２，Ｑ４がしや断、PNP
トランジスタＱ３，Ｑ５が導通となり、コンデン
サＣ１はPNPトランジスタＱ５のベース電流
（以下IB5とする）により充電される。
この時のベース電流は
IB5＝I1／（hFEQ3×hFEQ5） 〔A〕…(9)
（但しhFEQ3：PNPトランジスタＱ３の直流電
流増幅率、hFEQ5：PNPトランジスタＱ５の直流
電流増幅率、I1：定電流源５の定電流値） で表わされる。
流増幅率、hFEQ5：PNPトランジスタＱ５の直流
電流増幅率、I1：定電流源５の定電流値） で表わされる。
また、VC1は
VC1＝IB5×ｔ／C1 〔V〕…(10)
で時間の経過とともに上昇していく。
時間t1においてVC1＝VTH(H)となると前記コンパ
レータは反転しNPNトランジスタＱ１５はしや
断する。従つてNPNトランジスタＱ１４，Ｑ１
は導通し、NPNトランジスタＱ１３はしや断す
る為、前記吸込み型定電流回路は導通となる。
レータは反転しNPNトランジスタＱ１５はしや
断する。従つてNPNトランジスタＱ１４，Ｑ１
は導通し、NPNトランジスタＱ１３はしや断す
る為、前記吸込み型定電流回路は導通となる。
ここで時間t1において前記コンパレータのVB4
はNPNトランジスタＱ１が導通であるから VB4＝（VCC−VCE(sat)Q1）×R2／R1＋R2 ＋VCE(sat)Q1 〔V〕…(11) （但しVCE(sat)Q1：NPNトランジスタＱ１のコ
レクタ・エミツタ間飽和電圧） で表わされる。以下これをVTH(L)とする。
はNPNトランジスタＱ１が導通であるから VB4＝（VCC−VCE(sat)Q1）×R2／R1＋R2 ＋VCE(sat)Q1 〔V〕…(11) （但しVCE(sat)Q1：NPNトランジスタＱ１のコ
レクタ・エミツタ間飽和電圧） で表わされる。以下これをVTH(L)とする。
また、この時前記吸込み型定電流回路は導通す
る為、ダーリントン接続されたNPNトランジス
タＱ９，Ｑ１０が導通し、VC1はNPNトランジ
スタＱ９のベース電流（以下IB9とする）で放電
される。
る為、ダーリントン接続されたNPNトランジス
タＱ９，Ｑ１０が導通し、VC1はNPNトランジ
スタＱ９のベース電流（以下IB9とする）で放電
される。
この時のIB9は
IB9＝IC11／（hFEQ9×hFEQ10） 〔A〕…(12)
（但しIC11：吸込み型定電流回路の定電流値、
hFE9：NPNトランジスタＱ９の直流電
流増幅率、 hFE10：NPNトランジスタＱ１０の直流
電流増幅率） で表わされる。
流増幅率、 hFE10：NPNトランジスタＱ１０の直流
電流増幅率） で表わされる。
またVC1は、
VC1＝VTH(H)−IB9×ｔ／C1 〔V〕…(13)
で時間の経過とともに減少していく。
時間t2において、VC1＝VTH(L)となるとコンパレ
ータは再び反転してNPNトランジスタＱ１５が
導通し、そのコレクタ電位はハイレベルからロウ
レベルへ変化する。
ータは再び反転してNPNトランジスタＱ１５が
導通し、そのコレクタ電位はハイレベルからロウ
レベルへ変化する。
以上の動作の繰り返しにより回路は発振し、
OUT端子２の出力VOUTは第２図に示すような方
形波となる。
OUT端子２の出力VOUTは第２図に示すような方
形波となる。
また、第２図においてパルス幅tWは
tW＝C1×（VTH(H)−VTH(L)）／IB5〔s〕…(14)
で表わされる周期Ｔは
Ｔ＝tW＋C1×VTH(H)−VTH(L)）／IB9 〔s〕…(15)
で表わされる。
本実施例においては、コンデンサＣ１の充電を
PNPトランジスタＱ５のベース電流で行い、放
電をNPNトランジスタＱ９のベース電流で行う
為、充放電々流を容易に小さくすることができ
る。すなわち、コンパレータのダーリントン接続
のPNPトランジスタＱ３，Ｑ５の直流電流増幅
率をhFEPとし、ダーリントン接続のNPNトラン
ジスタＱ９，Ｑ１０の直流電流増幅率をhFENとす
ると、IB5はコンパレータの定電流I1よりIB5＝I1／
（hFEP）2となり、IB9は吸込み型定電流回路の定電
流IC11よりIB9＝IC11／（hFEN）2となり、それぞれ安
定な微少電流を得ることができる。
PNPトランジスタＱ５のベース電流で行い、放
電をNPNトランジスタＱ９のベース電流で行う
為、充放電々流を容易に小さくすることができ
る。すなわち、コンパレータのダーリントン接続
のPNPトランジスタＱ３，Ｑ５の直流電流増幅
率をhFEPとし、ダーリントン接続のNPNトラン
ジスタＱ９，Ｑ１０の直流電流増幅率をhFENとす
ると、IB5はコンパレータの定電流I1よりIB5＝I1／
（hFEP）2となり、IB9は吸込み型定電流回路の定電
流IC11よりIB9＝IC11／（hFEN）2となり、それぞれ安
定な微少電流を得ることができる。
ここで、従来の回路において容量C1の値を求
めた条件と同じ条件で本実施例におけるC1の値
を求めてみる。
めた条件と同じ条件で本実施例におけるC1の値
を求めてみる。
VCC＝５，VTH(H)＝3V，VTH(L)＝1V，I1＝IC11＝
100μA，hFEQ3＝hFEQ5＝hFEQ9＝hFEQ10＝100とする
と、tW＝5ms，Ｔ＝10msとする為のコンデンサ
Ｃ１の容量値C1は(14)，(15)式より C1＝Ｔ×I1×IC11／（VTH(H)−VTH(L)）×（IC11×hF
EQ3×hFEQ5＋I1×hFEQ9×hFEQ10〔F〕…(16) となり、(16)式に前述の条件を代入してC1を求め
るとC1＝25.0pFとなる。この容量値は集積回路
内部に容易に実現可能な値である。なおこの時、
定電流I1及びIC11を設定する抵抗は数ｋΩの値と
なる。
100μA，hFEQ3＝hFEQ5＝hFEQ9＝hFEQ10＝100とする
と、tW＝5ms，Ｔ＝10msとする為のコンデンサ
Ｃ１の容量値C1は(14)，(15)式より C1＝Ｔ×I1×IC11／（VTH(H)−VTH(L)）×（IC11×hF
EQ3×hFEQ5＋I1×hFEQ9×hFEQ10〔F〕…(16) となり、(16)式に前述の条件を代入してC1を求め
るとC1＝25.0pFとなる。この容量値は集積回路
内部に容易に実現可能な値である。なおこの時、
定電流I1及びIC11を設定する抵抗は数ｋΩの値と
なる。
以上説明したように本発明は、入力差動回路が
PNPトランジスタのダーリントン接続により構
成されかつヒステリシス特性を持つコンパレータ
の反転入力端子からの微少電流を用いてコンデン
サを充電し、エミツタが吸込み型定電流回路に接
続されたダーリントン接続のNPNトランジスタ
のベース電流でコンデンサを放電することによ
り、従来のものに比べて小さな容量値のコンデン
サで長い周期の発振を得ることができるので、コ
ンデンサを集積回路内部に取り入れることが可能
となる。また従来外付けコンデンサを用いる為に
必要であつた端子を削除することができる効果が
ある。
PNPトランジスタのダーリントン接続により構
成されかつヒステリシス特性を持つコンパレータ
の反転入力端子からの微少電流を用いてコンデン
サを充電し、エミツタが吸込み型定電流回路に接
続されたダーリントン接続のNPNトランジスタ
のベース電流でコンデンサを放電することによ
り、従来のものに比べて小さな容量値のコンデン
サで長い周期の発振を得ることができるので、コ
ンデンサを集積回路内部に取り入れることが可能
となる。また従来外付けコンデンサを用いる為に
必要であつた端子を削除することができる効果が
ある。
第１図は本発明の発振回路の一実施例を示す回
路図、第２図は第１図及び第３図におけるタイミ
ングチヤート、第３図は従来の発振回路の一例を
示す回路図である。 １…VCC端子、２…OUT端子、３…GND端子、
４…IN端子、５…定電流源、Ｑ１〜Ｑ２３…ト
ランジスタ、Ｒ１〜Ｒ１７…抵抗、Ｃ１…コンデ
ンサ、１００…コンパレータ。
路図、第２図は第１図及び第３図におけるタイミ
ングチヤート、第３図は従来の発振回路の一例を
示す回路図である。 １…VCC端子、２…OUT端子、３…GND端子、
４…IN端子、５…定電流源、Ｑ１〜Ｑ２３…ト
ランジスタ、Ｒ１〜Ｒ１７…抵抗、Ｃ１…コンデ
ンサ、１００…コンパレータ。
Claims (1)
- １ 入力の差動回路がPNPトランジスタのダー
リントン接続により構成されかつヒステリシス特
性を持つた定電流バイアス型のコンパレータと、
該コンパレータの出力信号がハイレベルの時導通
となりロウレベルの時しや断となるよう制御され
る吸込み型の定電流回路と、該定電流回路の電流
をエミツタ電流とするダーリントン接続のNPN
トランジスタと、一端が接地されたコンデンサと
を備え、前記コンパレータの入力に前記ダーリン
トン接続のNPNトランジスタのベースと前記コ
ンデンサを接続し、前記ダーリントン接続された
PNPトランジスタのベース電流で前記コンデン
サに充電し、前記ダーリントン接続のNPNトラ
ンジスタのベース電流で前記コンデンサの電荷を
放電することを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61238460A JPS6392124A (ja) | 1986-10-06 | 1986-10-06 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61238460A JPS6392124A (ja) | 1986-10-06 | 1986-10-06 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6392124A JPS6392124A (ja) | 1988-04-22 |
| JPH0462611B2 true JPH0462611B2 (ja) | 1992-10-07 |
Family
ID=17030553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61238460A Granted JPS6392124A (ja) | 1986-10-06 | 1986-10-06 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6392124A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007253693A (ja) * | 2006-03-22 | 2007-10-04 | Mitsubishi Electric Corp | 車両用空調装置及びそれを搭載した鉄道車両 |
-
1986
- 1986-10-06 JP JP61238460A patent/JPS6392124A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6392124A (ja) | 1988-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2830847B2 (ja) | 半導体集積回路 | |
| JPS59108418A (ja) | 信号発生回路 | |
| JPH0462611B2 (ja) | ||
| JP3607309B2 (ja) | 発振器 | |
| JPH05283998A (ja) | 電流スイッチ回路 | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP2974304B1 (ja) | タイマ回路 | |
| JPS5947396B2 (ja) | ホ−ルド回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JPH0358204B2 (ja) | ||
| JP2738024B2 (ja) | 負帰還差動増幅回路 | |
| JPH0315848B2 (ja) | ||
| US3986056A (en) | Circuit for transforming a trigger signal into a pulse | |
| JPH0145250B2 (ja) | ||
| JPH057778Y2 (ja) | ||
| JPH053933B2 (ja) | ||
| JP2631519B2 (ja) | 電位保持回路 | |
| JPS592407B2 (ja) | ムアンテイマルチバイブレ−タ | |
| JPH0313115A (ja) | 発振回路 | |
| JPH0431601B2 (ja) | ||
| KR950006744B1 (ko) | 전압 스위치 | |
| JPH0315369B2 (ja) | ||
| JP3744780B2 (ja) | 発振回路 | |
| JPS61177160A (ja) | スイツチング制御回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス |