JPH0313115A - 発振回路 - Google Patents

発振回路

Info

Publication number
JPH0313115A
JPH0313115A JP1149160A JP14916089A JPH0313115A JP H0313115 A JPH0313115 A JP H0313115A JP 1149160 A JP1149160 A JP 1149160A JP 14916089 A JP14916089 A JP 14916089A JP H0313115 A JPH0313115 A JP H0313115A
Authority
JP
Japan
Prior art keywords
capacitor
transistor
comparator
input
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1149160A
Other languages
English (en)
Other versions
JP3036756B2 (ja
Inventor
Koichi Nishimura
浩一 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP1149160A priority Critical patent/JP3036756B2/ja
Publication of JPH0313115A publication Critical patent/JPH0313115A/ja
Application granted granted Critical
Publication of JP3036756B2 publication Critical patent/JP3036756B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に関し、特にコンパレーターを応用し
た発振回路に関する。
〔従来の技術〕
第4図は従来のコンパレータを応用した発振回路の一例
である。図において、コンパレータCOMPの正入力端
子In”には、電源端子■ccと接地端子GND間にそ
れぞれ抵抗R3とR2を接続し、かつ出力端子OUTと
の間に抵抗R1を接続している。
また、コンパレータCOMPの負入力端子In−にはコ
ンデンサCの一端を、その他端を接地端子GNDに接続
する。更に、この負入力端子端子In−から抵抗R4を
介してコンパレータの出力端子0tlTに接続されてい
る。
この発振回路では、コンデンサCの電荷は最初′“0゛
°であるからコンパレータの出力端子OUTは、この時
点ではハイレベル゛H°°、すなわちほぼ電源電圧vc
eになっている。ゆえに、コンパレータCOMPの正入
力端子In″″には、抵抗R1,R3の並列接続値と抵
抗Rzとによって電源電圧を分圧した電圧がかかってい
る。この分圧電圧を閾値■、とすると、 Rつ 今、コンパレータCO1’IPの出力端子0tlTは″
“H11だから、コンデンサCは抵抗R4を介して充電
されて行く。コンデンサCの端子電圧が閾値■、を越え
るとコンパレータCOMPの出力端子OUTはローレベ
ル“I L 11、すなわち、はぼGNDレベル(0■
)になる。すると、今度はコンパレータCOMPの正入
力端子In”には抵抗R1とR3の並列接続値と抵抗R
,との分圧がかかる。この分圧電圧を閾値vLとすると
、 H″になる。
以上のことを繰り返し、発振が連続する。
なお、各端子の波形は第5図(a)及び(b)に示すよ
うになる。図において、T+ はコンデンサCのR4に
よる充電波形であり、このT+は次のように求められる
V  L  −VCC また、TzはコンデンサCのR1による放電波形であり
、二〇T!は次のように求められる。
次に発振周波数fを求めると 今、コンパレータCO?lPの出力端子OUTは“L 
11であるからコンデンサCは抵抗R4を介して放電し
ていく。コンデンサCの端子電圧が閾値vLより下がる
とコンパレータの出力端子OUTは再びとなる。
〔発明が解決しようとする課題〕
上述した従来の発振回路は、閾値を抵抗で決定している
ため、その抵抗値が小さいと抵抗に流れる電流で消費電
力が大きくなるという問題がある。
また、上述の説明では、コンパレータCOMPの出力端
子OUTの“Hnレベルが電源電圧VCCとなり、“L
゛°°レベルND電位になると仮定した。しかし、コン
パレータの実際の出力端子電圧は、コンパレータ内部の
飽和電圧による電圧降下の誤差があり、かつその飽和電
圧が温度により変化するため、発振周波数の温度特性が
悪いという問題もある。
更に、発振周波数は抵抗R1〜R4とコンデンサCによ
り一義的に決定し、外部からのパラメータで自由に制御
できないという問題もある。
本発明はこれらの問題を解消した発振回路を提供するこ
とを目的とする。
〔課題を解決するための手段〕
本発明の発振回路は、差動増幅器の反転入力を構成する
第1のトランジスタと、第1の正転入力を構成する第2
のトランジスタと、第2の正転入力を構成する第3のト
ランジスタとを含むコンパレータを構成している。そし
て、このコンパレータの出力に接続された電子スイッチ
と、前記反転入力と接地間とに接続されたコンデンサと
、前記コンデンサを充放電する手段と、前記第1と第2
の各正転入力に抵抗を介して接続された基準電圧源とを
備えており、前記電子スイッチを前記第1又は第2の正
転入力と基準電圧との間に接続し、かつ前記電子スイッ
チと前記コンデンサを充放電する手段の極性切換を、前
記コンパレータの出力で制御するように構成している。
〔作用〕
この構成では、発振周波数を基準電圧源で精度よ(制御
することができ、発振周波数の安定性できる。また、基
準電圧を変えることで周波数を制御することができる。
また、発振周波数は闇値を決定する抵抗の比によって決
定でき、抵抗値を大きくすることにより低消費電力化が
達成できる。
〔実施例〕
次に、本発明を図面を参照して説明する。
第1図は本発明の一実施例を示す回路図である。
図示のように、第1のNPN)ランジスタQ、と、エミ
ッタとコレクタが各々相互接続され、かつ第1のトラン
ジスタQ、にエミッタが共通接続された第2及び第3の
NPNトランジスタQ2.Q。
とを備え、これらで差動増幅器を構成している。
また、この差動増幅器の能動負荷としてPNPトランジ
スタQ、、Q、を接続し、更にこの能動負荷によりシン
グルエンドに変換された信号を電圧及び電流増幅する増
幅器Aを接続している。
なお、トランジスタQ1のベースは反転入力In”とし
て構成され、トランジスタQ2.Q、の各ベースはそれ
ぞれ第1及び第2の正転入力In+Inz ” として
構成される。
前記トランジスタQ、、Q5は、エミッタ同志及びベー
ス同志が共通接続され、そのエミッタは正電源VCCに
接続される。また、トランジスタQ4のコレクタはトラ
ンジスタQ、とQ3のコレクタと共通接続され、増幅器
Aの入力に接続される。
トランジスタQ5のコレクタは自身のベースとトランジ
スタQ、のコレクタに共通接続される。
一方、前記トランジスタQ1〜Q、の共通接続されたエ
ミッタと接地電位との間には、前記差動増幅器のバイア
ス用として働く定電流源■。1を接続している。そして
、これらでコンパレータCOMPを構成している。
また、前記増幅器Aの出力には、エミッタが接地電位に
接続された電子スイッチとしてのNPNトランジスタQ
、のベースを接続している。このトランジスタQ、は、
前記コンパレータCOMPの闇値にヒステリシス幅をも
たせるために、そのコレクタをトランジスタQ、のベー
スに接続する。
更に、このトランジスタQ6のコレクタには、エミッタ
が共通接続されて別の差動増幅器を構成するNPN ト
ランジスタQ、、Q、を接続している。そして、この別
の差動増幅器には、トランジスタQt、Q11のコレク
タが各々人出力に接続されたカレントミラー回路CMを
接続し、かつコンデンサ充放電電流の基準となる定電流
源10gをトランジスタQ、、Q、の共通接続されたエ
ミッタと接地電位間に接続している。なお、カレントミ
ラー回路CMの共通端子は、正電源VCCに接続される
。また、トランジスタQ、のベースは定電流源極性切換
用闇値電圧■1に接続される。そして、これらで後述す
るコンデンサCの充放電手段を構成している。
他方、トランジスタQ、のベース、すなわち反転入力I
n−と接地間にはコンデンサCを接続し、このコンデン
サCの一端には、コンデンサ充放電手段の出力となる前
記カレントミラー回路CMの出力とトランジスタQ8の
コレクタをそれぞれ接続している。
また、基準電圧■、。、を分圧して前記トランジスタQ
、、Q3のベースに印加するための電圧分割用抵抗R7
とRt、RsとR4とを設け、前記第1の正転入力In
、  、第2の正転入力1n2 ”にそれぞれ接続して
いる。
この構成において、トランジスタQ、のベース電位を■
、とすると、 ■、=     ・ V r’llf      ・・
・・・・ (6)R,+R。
となる。また、トランジスタQ3のベース電位を■、と
すると、 P。
となる。そして、V)l >VL となるように抵抗R
〜R4を決めることとする。
最初の電源投入直後のコンデンサCの電荷は、′0°°
であるからコンパレータCOMPの出力0tlTはこの
時点では“H゛となり、トランジスタQ6はオフしてい
る。したがって、コンパレータCOMPの闇値は、トラ
ンジスタQ、、Q、のベース電圧の高い方が優先するか
ら、■8となる。そして、トランジスタQ8のベース電
位■7をV ? < V sとなるように設定してお(
とトランジスタQaはオフするから、定電流■。2はカ
レントミラー回路CMで折り返されてコンデンサを充電
していく。
この充電により、コンデンサCの端子電圧が閾値vHを
越えると、コンパレータCOMPの出力OUTは“L”
になり、トランジスタQ6はオンして飽和する。この時
、トランジスタQ!のベース電位■□は略O■となり、
今度はコンパレータCOMPの闇値が■、となる。この
時、トランジスタQ7の電位もほぼ0■であることから
トランジスタQフがオフし、その結果、定電流I。2は
トランジスタQsのコレクタを介してコンデンサCの電
荷を放電する。そして、コンデンサCの端子電圧がvL
よりも下がった時、又、コンパレータCOMPの出力O
UTは再び“′H”′になる。
以上のことを繰り返して発振が連続する。
次に第1図の発振器の発振周波数を求める。第2図(a
)乃至(c)は第1図の各端子波形である。コンデンサ
Cの充電モード時間をTI、放電モード時間をT2とす
ると、 T+ =T! =C/loz(Vw  Vt )”””
 (8)(8)式を(6)、(7)式を用いて書き換え
ると、 この発振周波数fは(9)式より − T、+T。
となり基準電圧v7゜、を可変することにより発振周波
数を制御することができる。
第3図は本発明の第2実施例の発振回路である。
この実施例は第1実施例におけるコンデンサCの充放電
用定電流源を1個の抵抗R2に置き換えたものである。
この抵抗R3は一端がコンパレータCOMPの出力端0
1lTに、他端がコンデンサCに接続される。ここでコ
ンパレータCOMPの出力01lTは、はき出しと吸込
の両方向できるものとする。そして、コンパレータC0
RPの出力OMITが“L″の時、閾値vMを約Ovに
シャントするNPN)ランジスタQ、のベースはコンパ
レータ出力OUT ヲ反転した出力で駆動する。その他
の接続は第1図と同様であるのでその説明を省略する。
この実施例におけるコンパレータCOMPの各入力端波
形は従来例の場合の第5図と同様になる。しかし発振周
波数を制御するコンパレータCOMPの入力閾値■8と
■1は、第1図の場合と同様、外部の基準電圧で制御で
きる。そのため電圧制御発振器としての応用が可能であ
るという利点がある。
この時の発振周波数は(5)式と同様になる。但し、抵
抗R4を抵抗R2とすればよい。
〔発明の効果〕
以上説明したように本発明は、簡単な構成で発振周波数
を基準電圧源で精度よく制御することができ、発振周波
数の安定性が良いという効果がある。また、基準電圧源
による周波数制御方式のため、その電圧を変えるだけで
簡単に周波数が制御でき、電圧制御発振器としても利用
できる効果がある。更に、発振周波数は閾値を決定する
抵抗の比によって決定されるため、抵抗値を大きくする
ことにより低消費電力化を図ることができる効果もある
【図面の簡単な説明】
第1図は本発明の第1実施例の回路図、第2図(a)乃
至(C)はそれぞれ第1図のコンパレータ入力端の各波
形を示す図、第3図は本発明の第2実施例の回路図、第
4図は従来のコンパレータを用いた発振回路の回路図、
第5図(a)及び(b)はそれぞれ第4図のコンパレー
タ入力端の各波形を示す図である。 Q1〜Q、・・・トランジスタ、R4−R3・・・抵抗
、C・・・コンデンサ、A・・・増幅器、CM・・・カ
レントミラー回路、I 01+  I 6!・・・定電
流源、I Ill  +  I11!  +  Ill
  ・・・正転入力端子、■、−・・・反転入力端子、
GND・・・接地、COMP・・・コンパレータ、OU
T・・・出力端子、VCC・・・電源端子、■□、・・
・基準電圧、vT・・・定電流源極性切換用閾値電圧。 第 ■ 図

Claims (1)

    【特許請求の範囲】
  1. 1、差動増幅器の反転入力を構成する第1のトランジス
    タと、第1の正転入力を構成する第2のトランジスタと
    、第2の正転入力を構成する第3のトランジスタとを含
    むコンパレータを構成し、かつこのコンパレータの出力
    に接続された電子スイッチと、前記反転入力と接地間と
    に接続されたコンデンサと、前記コンデンサを充放電す
    る手段と、前記第1と第2の各正転入力に抵抗を介して
    接続された基準電圧源とを備え、前記電子スイッチを前
    記第1又は第2の正転入力と基準電圧との間に接続し、
    かつ前記電子スイッチと前記コンデンサを充放電する手
    段の極性切換を、前記コンパレータの出力で制御するよ
    うに構成したことを特徴とする発振回路。
JP1149160A 1989-06-12 1989-06-12 発振回路 Expired - Lifetime JP3036756B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1149160A JP3036756B2 (ja) 1989-06-12 1989-06-12 発振回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1149160A JP3036756B2 (ja) 1989-06-12 1989-06-12 発振回路

Publications (2)

Publication Number Publication Date
JPH0313115A true JPH0313115A (ja) 1991-01-22
JP3036756B2 JP3036756B2 (ja) 2000-04-24

Family

ID=15469104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1149160A Expired - Lifetime JP3036756B2 (ja) 1989-06-12 1989-06-12 発振回路

Country Status (1)

Country Link
JP (1) JP3036756B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548096A (en) * 1993-11-17 1996-08-20 Honda Giken Kogyo Kabushiki Kaisha Method and apparatus for assembling motor vehicle body
JP2008533810A (ja) * 2005-03-10 2008-08-21 オンライブ インコーポレイテッド シャッター同期を用いて動き捕獲を実行するための装置及び方法
US7448529B2 (en) 2001-11-08 2008-11-11 Daihatsu Motor Co., Ltd. Vehicle body assembly method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548096A (en) * 1993-11-17 1996-08-20 Honda Giken Kogyo Kabushiki Kaisha Method and apparatus for assembling motor vehicle body
US7448529B2 (en) 2001-11-08 2008-11-11 Daihatsu Motor Co., Ltd. Vehicle body assembly method
JP2008533810A (ja) * 2005-03-10 2008-08-21 オンライブ インコーポレイテッド シャッター同期を用いて動き捕獲を実行するための装置及び方法
JP4705156B2 (ja) * 2005-03-10 2011-06-22 オンライブ インコーポレイテッド シャッター同期を用いて動き捕獲を実行するための装置及び方法

Also Published As

Publication number Publication date
JP3036756B2 (ja) 2000-04-24

Similar Documents

Publication Publication Date Title
JPS603098A (ja) 電圧電流変換回路
JPS60223319A (ja) 50%デユ−テイサイクル出力信号を持つた周波数2倍器
US5311150A (en) Convertible oscillator circuit
JPS59108418A (ja) 信号発生回路
US4295090A (en) Electronic selector switch particularly for use in radioscondes
JPH0313115A (ja) 発振回路
JP2999781B2 (ja) 発振回路
US5717350A (en) Degenerated differential pair waveform builder
JP3815181B2 (ja) 定電流出力回路とそれを用いた方形波電流発生回路および三角波電圧出力回路
JPH10313235A (ja) V/f変換回路
JPH05252003A (ja) 単安定マルチバイブレータ
JP3194738B2 (ja) Cr発振回路
JPH04267620A (ja) 三角波発振回路
JP3874577B2 (ja) 電圧制御発振回路
JPS6234414A (ja) 三角波発振回路
JPH1174761A (ja) 発振回路
JPH02224518A (ja) Cr発振回路
JPS5821235Y2 (ja) タンアンテイマルチバイブレ−タ
JPH044285Y2 (ja)
JP3164337B2 (ja) パルス信号増幅回路
JPH1032926A (ja) 電源電圧制御回路
JPS5934720A (ja) 電圧制御発振回路
JPH0315369B2 (ja)
JPH0434800A (ja) 波形サンプリング回路
JPH0145250B2 (ja)