JP3874577B2 - 電圧制御発振回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、発振周波数を電圧制御できる発振回路に係り、特に、電圧制御の容易性、信頼性の向上等を図ったものに関する。
【０００２】
【従来の技術】
従来、この種の電圧制御発振回路の基本構成としては、例えば、図１に示されたようなものが公知・周知となっている。
すなわち、この電圧制御発振回路は、定電流源２０と、この定電流源２０と直列接続されたコンデンサ２１と、このコンデンサ２１の端子電圧を監視してその充放電を制御する振幅監視回路２２とを主たる構成要素としてなるものである。
そして、定電流源２０は、より具体的には、Ｖ／Ｉ変換回路２３により構成されたものとなっている。
かかる電圧制御発振回路においては、振幅監視回路２２によりコンデンサ２１の両端の電圧が所望の２つのしきい値となったと判定された瞬間に、充放電が切り替えられるようになっており、コンデンサ２１は、定電流Ｉcにより充電される一方、放電電流Ｉdで放電されるようになっている。
【０００３】
このコンデンサ２１における充放電の波形、換言すれば、発振波形は、図９に示されたように、いわゆる三角波となっており、その発振周波数ｆは、コンデンサ２１の静電容量Ｃと、定電流Ｉc、放電電流Ｉd及び発振振幅ΔＶ（図９参照）によって、下記する式１によって求められるものとなっている。
【０００４】
ｆ＝Ｉc×Ｉd／｛ΔＶ×Ｃ（Ｉc＋Ｉd）｝・・・（式１）
【０００５】
ここで、Ｖ／Ｉ変換回路２３の出力電流をＩoscとし、Ｉc＝ｋ×Ｉosc、Ｉd＝ｊ×Ｉoscとすれば（但し、ｋ，ｊは実数）、式１は、下記する式２の如くに書き改めることができる。
【０００６】
ｆ＝ｊ×ｋ×Ｉosc／｛ΔＶ×Ｃ（ｊ＋ｋ）｝・・・（式２）
【０００７】
したがって、図１に示された構成における電圧制御発振回路において、その発振周波数ｆの制御は、静電容量Ｃ、発振振幅ΔＶ及び、係数ｊ，ｋを決めて、Ｖ／Ｉ変換回路２３の出力電流Ｉoscを変化させることによって行うことができるものとなっており、発振周波数ｆは、電流Ｉoscに比例するものとなる。
【０００８】
このような電圧制御発振回路において、その発振周波数の下限及び上限の制限は、次のようにして行われている。
まず、発振周波数ｆは、電流Ｉoscにより制御されるので、発振周波数ｆの下限及び上限の制限は、電流Ｉoscの取り得る範囲の制限により可能となる。このため、従来は、Ｖ／Ｉ変換回路２３を図１０に示されたような電流の加算／減算回路に構成することによって、電流Ｉoscの上限及び下限の制限ができるようにしていた。
ここで、図１０に示された回路において、演算増幅器２４の出力側に接続されたトランジスタＱ１に流れる電流Ｉ5は、制御電圧Ｖctlを電圧／電流変換して得られるもので、この電流Ｉ5を変化させることで発振周波数を変えることができるものとなっており、下記する式３によって表される。
【０００９】
Ｉ5＝Ｖctl／Ｒ5・・・（式３）
【００１０】
なお、ここで、Ｒ5は、トランジスタＱ１のエミッタとアースとの間に接続されたエミッタ抵抗器の抵抗値である。
また、図１０に示された回路において、トランジスタＱ１０を流れる電流となる第６の定電流源３６による電流Ｉ6及び第７の定電流源３７による電流Ｉ7は、出力電流Ｉoscを下限と上限を定めるものとなっている。
すなわち、例えば、下限の発振周波数となる際の出力電流をＩoscをＩminとし、上限の発振周波数となる際の出力電流をＩoscをＩmaxとすれば、この発振回路が通常の発振状態にある場合、すなわち、Ｉmin＜Ｉosc＜Ｉmaxである場合、出力電流Ｉoscは、下記する式４によって表されるものとなっている。
【００１１】
Ｉosc＝Ｉ6＋Ｉ7−Ｉ5・・・（式４）
【００１２】
この式４から先のＩmin及びＩmaxは、下記する式５、式６によって表される。
【００１３】
Ｉmin＝Ｉ7・・・（式５）
【００１４】
但し、Ｉ5≧Ｉ6（Ｖctl≧Ｉ6×Ｒ5）である。
【００１５】
Ｉmax＝Ｉ6＋Ｉ7・・・（式６）
【００１６】
但し、Ｉ5＝０（Ｖctl＝０）である。
【００１７】
そして、これら式３乃至式６に基づいて、制御電圧Ｖctlと出力電流Ｉoscとの関係は、図１１に示されたようなものとなる。
発振周波数の下限及び上限は、式５，式６に示されたように電流によって定まるが、本来は、発振周波数の下限及び上限も電圧によって制御できるのが都合がよい。すなわち、先の電流Ｉmin及びＩmaxが電圧で制御できると好都合であるが、そのためには、先の電流Ｉ6及びＩ7を生ずる回路部分を局部的なＶ／Ｉ変換回路とする必要がある。そのため、従来、例えば、図１２に示されたように電流Ｉ6及びＩ7を生ずる回路部分を局部的なＶ／Ｉ変換回路としたものが用いられていた。
【００１８】
図１２において、Ｉ5＝Ｖctl／Ｒ5であり、先の式３が成立することは、図１０に示された回路と同様である。
そして、Ｉ6＝Ｖ6／Ｒ6及びＩ7＝Ｖ7／Ｒ7であるから、電流Ｉmin及びＩmaxは、下記する式７，式８のように表される。
【００１９】
Ｉmin＝Ｖ7／Ｒ7・・・（式７）
【００２０】
Ｉmax＝Ｖ6／Ｒ6＋Ｖ7／Ｒ7・・・（式８）
【００２１】
ところで、このような電圧制御発振回路の実際の使用においては、例えば、冷陰極管を圧電トランスで点灯制御する場合等において、発振周波数の下限と上限の比が所定値となるように使用したい場合が多々生ずる。
このような用い方をするための従来の方法を説明すれば次の通りである。
図１２に示された回路において、発振下限周波数をｆminとし、発振上限周波数をｆmaxとして、ｆmax＝ｍ×ｆminとしたい場合、先の式２により発振周波数は、充電電流Ｉoscに比例するので、Ｉmax＝ｍ×Ｉminが成り立てばよいこととなる。
そこで、先の式７、式８より次の式９を得る。
【００２２】
Ｖ6／Ｒ6＝（ｍ−１）×（Ｖ7／Ｒ7）・・・（式９）
【００２３】
通常、抵抗器の抵抗値の誤差等の発振周波数への影響をキャンセルするため、Ｒ6＝Ｒ7とし、その結果、式１０を得る。
【００２４】
Ｖ6：Ｖ7＝（ｍ−１）：１・・・（式１０）
【００２５】
結局、発振下限周波数ｆminと発振上限周波数ｆmaxの比は、Ｖ6とＶ7の比で決定することができるものとなる。
このように、従来の電圧制御発振回路においては、その発振周波数の下限と上限とを決めて、かつ、それらを電圧によって制御しようとする場合には、Ｖ／Ｉ変換回路を図１２に示されたような構成とし、所望の発振周波数の下限及び上限が得られるように電圧Ｖ6，Ｖ7並びに抵抗値Ｒ6，Ｒ7を適宜選択し、制御電圧Ｖctl及び抵抗値Ｒ5によって発振周波数を可変するものであった。
なお、発振周波数の下限と上限の両方を同時に設定せず、いずれか片側のみの設定の場合も上述したと同様に考えることができる。
【００２６】
【発明が解決しようとする課題】
しかしながら、上述したような従来回路においては、発振上限周波数及び発振下限周波数を電圧制御するためには、図１におけるＶ／Ｉ変換回路２３の部分を図１２に示されたように、電流加算／減算回路と３つの局部的なＶ／Ｉ変換回路を設ける構成としなければならず、回路規模が大きくなり、素子数が増えて価格の上昇を招くばかりか、素子数の増加による回路の信頼性の低下をも招くこととなるという問題があった。
また、発振周波数の上限設定の電流Ｉmaxを与える制御電圧Ｖctlの条件は、先に述べたように式３及び式６並びに図１０から、Ｖctl＝０であり、ゼロを越える任意の電圧で電流Ｉmaxを得ようとすると、電流加算／減算回路の構成上、従来回路では実際には困難である。
さらに、発振下限周波数ｆminと発振上限周波数ｆmaxの比を、例えば、ｆmin：ｆmax＝１：１.１程度の比較的小さな値とするような場合、従来回路においては、その実現のためには、式１０から電圧比Ｖ6：Ｖ7＝１０：１となり、所望の周波数比と電圧比とが大きく異なるため、周波数の設定精度が低下し、設計が難しいという欠点があった。
【００２７】
本発明は、上記実状に鑑みてなされたもので、発振周波数の上限及び下限又はいずれか一方を、外部から制御電圧を印加することで制御することができ、しかも、その制御電圧を任意の値に設定することができる簡易な回路構成を有する電圧制御発振回路を提供するものである。
本発明の他の目的は、発振周波数の上限及び下限の周波数比を、外部からの制御電圧の比と等しくすることのできる電圧制御発振回路を提供することにある。
【００２８】
【課題を解決するための手段】
上記発明の目的を達成するため、本発明に係る電圧制御発振回路は、
コンデンサと、前記コンデンサへ所望の発振周波数に応じた電流を供給する電流供給手段と、前記コンデンサの充放電のタイミングを制御する振幅監視手段とを有し、前記振幅監視手段が前記コンデンサの端子電圧に応じて充放電のタイミングを制御することにより、前記コンデンサの両端に前記所望の発振周波数の信号が得られるよう構成されてなる電圧制御発振回路であって、
前記電流供給手段は、電圧クランプ回路と、前記電圧クランプ回路の出力段に設けられ、かつ、前記コンデンサへの通電路に直列に設けられた抵抗器とを具備してなり、
前記コンデンサへは、前記電圧クランプの出力電圧を前記抵抗器の抵抗値で除した電流が供給され、
前記電圧クランプ回路は、外部から印加される制御電圧が所定の最大値となった場合に、出力電圧が当該所定の最大値にクランプされる一方、前記制御電圧が所定の最小値となった場合に、出力電圧が当該所定の最小値にクランプされるよう構成されてなり、
前記所定の最大値は、発振周波数の上限において、前記コンデンサに必要とされる最大電流値と前記抵抗器の抵抗値との乗算値に等しく、
前記所定の最小値は、発振周波数の下限において、前記コンデンサに必要とされる最小電流値と前記抵抗器の抵抗値との乗算値に等しく設定されてなるものである。
【００２９】
かかる構成においては、制御電圧を所定の最大値に設定した場合、所望する発振周波数の上限に必要とされる最大電流がコンデンサへ供給され、また、制御電圧を所定の最小値に設定した場合、所望する発振周波数の下限に必要とされる最小電流がコンデンサへ供給されるので、制御電圧の所定の最大値及び最小値へのそれぞれの設定と、発振周波数の上限と下限とが一対一に対応することとなり、外部からの制御電圧により発振周波数の上限及び下限の設定が従来に比して容易となるものである。
【００３０】
また、コンデンサと、前記コンデンサへ所望の発振周波数に応じた電流を供給する電流供給手段と、前記コンデンサの充放電のタイミングを制御する振幅監視手段とを有し、前記振幅監視手段が前記コンデンサの端子電圧に応じて充放電のタイミングを制御することにより、前記コンデンサの両端に前記所望の発振周波数の信号が得られるよう構成されてなる電圧制御発振回路であって、
前記電流供給手段は、非反転入力端子に外部からの制御電圧が印加される演算増幅器と、
前記演算増幅器の出力電圧が印加されるｎｐｎ形の第１のトランジスタと、
前記第１のトランジスタと直列接続された抵抗器とを具備し、前記第１のトランジスタのコレクタ側から前記コンデンサへの供給電流が得られるよう構成されてなり、
前記演算増幅器は、ｎｐｎ形の第２及び第３のトランジスタにより構成されてなる差動回路が設けられ、前記第２及び第３のトランジスタのエミッタとアースとの間には第１の定電流源が設けられる一方、前記第２及び第３のトランジスタのコレクタ側には、ｐｎｐ形の第４及び第５のトランジスタにより構成されてなるカレントミラー回路による能動負荷が設けられ、
前記第２のトランジスタには、ｎｐｎ形の第６のトランジスタが並列接続されて、これら第２及び第６のトランジスタにより構成されてなる差動回路が設けられ、
前記第６のトランジスタのベースには、ｐｎｐ形の第７のトランジスタのエミッタが接続されると共に、当該エミッタには、第２の定電流源が接続され、前記第７のトランジスタのコレクタは、アースに接続され、前記第７のトランジスタのベースには、所定の最小電圧が印加され、
前記第３のトランジスタのベースには、ｐｎｐ形の第８のトランジスタのエミッタが接続されると共に、当該エミッタには、第３の定電流源が接続される一方、前記第８のトランジスタのコレクタは、アースに接続され、前記第８のトランジスタのベースは、反転入力端子とされ、
ｐｎｐ形の第９及び第１０のトランジスタにより構成されてなる差動回路が設けられ、前記第９及び第１０のトランジスタのエミッタは、前記第２のトランジスタのベースに接続されると共に、当該エミッタには、第４の定電流源が接続される一方、前記第９及び第１０のコレクタは、共にアースに接続され、前記第９のトランジスタのベースは、外部からの制御電圧が印加される非反転入力端子とされ、前記第１０のトランジスタのベースには、所定の最大電圧が印加され、
前記所定の最大電圧は、発振周波数の上限において、前記コンデンサに必要とされる最大電流値と前記抵抗器の抵抗値との乗算値に等しく設定され、
前記所定の最小電圧は、発振周波数の下限において、前記コンデンサに必要とされる最小電流値と前記抵抗器の抵抗値との乗算値に等しく設定され、
前記第２のトランジスタのコレクタから出力電圧を得るよう構成されてなるものも好適である。
【００３１】
かかる構成においては、第１のトランジスタは、そのベースが演算増幅器の出力端子に接続され、そのエミッタとアースとの間に抵抗器が接続されると共に、当該エミッタは、演算増幅器の反転入力端子に接続されるものとなっている。
また、第２の定電流源は、第７のトランジスタのエミッタと電源ラインとの間に接続され、第３の定電流源は、第８のトランジスタのエミッタと電源ラインとの間に接続され、第４の定電流源は、第９及び第１０のトランジスタのエミッタと電源ラインとの間に接続されるものである。
さらに、第４及び第５のトランジスタは、相互にベースが接続されると共に、第５のトランジスタのベースとコレクタとが接続される一方、第４及び第５のトランジスタのコレクタには、電源電圧が印加され、また、第４のトランジスタのエミッタは、第２のトランジスタのコレクタに、第５のトランジスタのコレクタは、第３のトランジスタのコレクタに、それぞれ接続されるものである。
【００３２】
このような構成とすることにより、制御電圧を所定の最大値に設定した場合、所望する発振周波数の上限に必要とされる最大電流がコンデンサへ供給され、また、制御電圧を所定の最小値に設定した場合、所望する発振周波数の下限に必要とされる最小電流がコンデンサへ供給されるので、制御電圧の所定の最大値及び最小値へのそれぞれの設定と、発振周波数の上限と下限とが一対一に対応することとなり、外部からの制御電圧により発振周波数の上限及び下限の設定が従来に比して容易となるものである。
【００３３】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図７を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。なお、従来回路の説明において用いた図１の回路構成は、本発明の実施の形態における電圧制御発振回路と基本的に同一であるため、以下の説明においても図１を用いることとして、同一構成要素については、同一の符号を用いるものとする。
【００３４】
まず、本発明の実施の形態における電圧制御発振回路の基本的構成としては、図１に示されたように従来回路と基本的に同一である。
すなわち、電圧制御発振回路は、定電流源２０と、この定電流源２０と直列接続されたコンデンサ２１と、このコンデンサ２１の端子電圧を監視してその充放電を制御する振幅監視回路２２とを主たる構成要素としてなるものである。そして、定電流源２０は、より具体的には、Ｖ／Ｉ変換回路（電圧・電流変換回路）２３Ａにより構成されたものとなっている。
本発明に係る電圧制御発振回路は、特に、Ｖ／Ｉ変換回路２３Ａにおける演算増幅器２４Ａの回路構成を、発振周波数の上限及び下限又はいずれか一方が、任意の値に設定できる制御電圧によって制御することができるようにした点（詳細は後述）が従来と異なるものである。
【００３５】
図１に示された構成において、Ｖ／Ｉ変換回路２３Ａは、制御電圧Ｖctlを電流に変換するためのもので、演算増幅器２４Ａと、第１のトランジスタ（図１においては「Ｑ１」と表記）１と、エミッタ抵抗器２５とを主たる構成要素としてなるものである。
演算増幅器２４Ａの出力端には、ｎｐｎ形の第１のトランジスタ１のベースが接続され、この第１のトランジスタ１のエミッタと演算増幅器２４Ａの非反転入力端子とが接続されると共に、第１のトランジスタ１のエミッタとアースとの間には、エミッタ抵抗器 が接続されている。そして、演算増幅器２４Ａの非反転入力端子に印加される制御電圧Ｖctlを変えることで、第１のトランジスタ１のコレクタ側に出力される電流Ｉoscが変化されるようになっている。
【００３６】
また、振幅監視手段としての振幅監視回路２２によりコンデンサ２１の両端の電圧が所望の２つのしきい値となったと判定された瞬間に、充放電が切り替えられるようになっており、コンデンサ２１は、定電流Ｉcにより充電される一方、放電電流Ｉdで放電されるようになっており、この基本的な動作は従来と変わるところがないものである。
【００３７】
次に、図２を参照しつつこの発明の実施の形態におけるＶ／Ｉ変換回路２３Ａに用いられる演算増幅器２４Ａの内部における回路構成例について説明する。
まず、制御電圧Ｖctlが印加される非反転入力端子（図２においては「in＋」の表記がなされた箇所）に、ｐｎｐ形の第９のトランジスタ（図２においては「Ｑ９」と表記）９のベースが接続され、この第９のトランジスタ９のコレクタは、アースに接続される一方、エミッタは、ｐｎｐ形の第１０のトランジスタ（図２においては「Ｑ１０」と表記）１０のエミッタと共に、定電流Ｉ4を出力する第４の定電流源３４に接続されている。
第１０のトランジスタ１０は、コレクタがアースに接続される一方、ベースには、発振上限周波数を定める電圧Ｖmaxが印加されるようになっており、この第１０のトランジスタ１０は、先の第９のトランジスタ９と、エミッタ共通の第１の差動回路を形成するものとなっている。
【００３８】
また、ｎｐｎ形の第２のトランジスタ（図２においては「Ｑ２」と表記）２とｎｐｎ形の第６のトランジスタ（図２においては「Ｑ６」と表記）６とが、相互にエミッタが接続されて、その接続点とアースとの間に定電流Ｉ1を出力する第１の定電流源３１が接続される一方、コレクタ同士が接続されて、第２及び第６のトランジスタ２，６により局部的なエミッタ共通の第２の差動回路が構成されたものとなっている。
この第２及び第６のトランジスタ２，６のコレクタは、ｐｎｐ形の第４のトランジスタ（図２においては「Ｑ４」と表記）４のコレクタに接続されており、第４のトランジスタ４のエミッタには、電源電圧Ｖccが印加されるようになっている。
【００３９】
そして、第２のトランジスタ２のベースは、先の第９及び第１０のトランジスタ９，１０のエミッタと第４の定電流源３４の接続点に接続される一方、第６のトランジスタ６のベースは、ｐｎｐ形の第７のトランジスタ（図２においては「Ｑ７」と表記）７のエミッタと定電流Ｉ2を出力する第２の定電流源３２との接続点に接続されたものとなっている。
第７のトランジスタ７は、そのコレクタがアースに接続される一方、ベースには、発振下限周波数を定める電圧Ｖminが印加されるようになっている。
また、ｎｐｎ形の第３のトランジスタ（図２においては「Ｑ３」と表記）３と、ｐｎｐ形の第５のトランジスタ（図２においては「Ｑ５」と表記）５とが相互にコレクタが接続される一方、第３のトランジスタ３のエミッタは、第２及び第６のトランジスタ２，６のエミッタと相互に接続され、また、第５のトランジスタ５のエミッタには、電源電圧Ｖccが印加されるようになっている。
【００４０】
そして、第５のトランジスタ５のベースは、先の第４のトランジスタ４のベースに接続されると共に、第５のトランジスタ５のコレクタに接続されており、第４及び第５のトランジスタ４，５は、いわゆるカレントぺアを構成して、第２及び第３のトランジスタ２，３に対する能動負荷となっている。
また、第３のトランジスタ３のベースは、定電流Ｉ3を出力する第３の定電流源３３とｐｎｐ形の第８のトランジスタ８のエミッタとの接続点に接続されたものとなっている。そして、第２及び第３のトランジスタ２，３は、第３の差動回路を構成するものとなっている。
【００４１】
第８のトランジスタ（図２においては「Ｑ８」と表記）８は、そのコレクタがアースに接続される一方、ベースは、反転入力端子となっている（図２においては「in−」と表記）。
なお、第４のトランジスタ４のコレクタと第２のトランジスタ２のコレクタとの接続点は、演算増幅器２４Ａの初段出力となっている。
この初段出力の後には、公知・周知の増幅段を設けてさらに増幅した後にこの演算増幅器２４Ａの最終出力としても、また、増幅段を設けることなくこの初段出力を演算増幅器２４Ａの最終出力としてもいずれでもよいものである。
【００４２】
図３には、図１における第１のトランジスタ１及びエミッタ抵抗器２５を図２示された回路に接続した場合の構成例が示されており、以下、これについて説明する。なお、図２に示された構成要素と同一の構成要素については、同一の符号を付してその詳細な説明を省略し、以下、異なる点を中心に説明する。
この図３に示された回路構成例においては、第２及び第４のトランジスタ２，４の相互のコレクタの接続点が演算増幅器２４Ａの外部においてｐｎｐ形の第１６のトランジスタ１６のベースに接続されている。
この第１６のトランジスタ１６は、エミッタに電源電圧Ｖccが印加されるようになっている一方、コレクタは、第８の抵抗器（図３においては「Ｒ8」と表記）４８を介してアースに接続されている。
さらに、第１６のトランジスタ１６のコレクタは、ｎｐｎ形の第１のトランジスタ１のベースに接続されている。
なお、この第１のトランジスタ１は、図１においても示されたようにエミッタがエミッタ抵抗器２５を介してアースに接続されたものとなっていると共に、そのエミッタは、演算増幅器２４Ａ内の第８のトランジスタ８のベースに接続されたものとなっている。
【００４３】
次に、かかる構成における動作について図３を参照しつつ説明する。
まず、図３に示された回路構成例に示された演算増幅器２４Ａの内部の回路部分は、電圧・電流変換を行う回路であると同時に、いわゆる電圧クランプ回路と捉えることもできるものとなっている。
すなわち、制御電圧ＶctlがＶctl＝Ｖminとなった場合、第９及び第１０のトランジスタ９，１０による第１の差動回路においては、第９のトランジスタ９のべース電圧がＶminであり、第１０のトランジスタ１０のベース電圧であるＶmaxに対してＶmin＜Ｖmaxであるため、第９のトランジスタ９が動作状態となる。
これによって、第２のトランジスタ２のベース電圧は、ほぼＶminとなる。一方、この第２のトランジスタ２と第２の差動回路を構成する第６のトランジスタ６のベース電圧もほぼＶminであるため、第２及び第６のトランジスタ２，６共に動作状態となり、これらの相互のコレクタ電圧は、ほぼＶminにクランプされることとなる。
【００４４】
また、制御電圧ＶctlがＶctl＝Ｖmaxとなった場合は、第９及び第１０のトランジスタ９，１０のそれぞれのベース電圧が同一となるため、第９及び第１０のトランジスタ９，１０の双方が動作状態となり、第２のトランジスタ２のベース電圧は、ほぼＶmaxとなる。
これに対して、第６のトランジスタ６のベース電圧は，ＶminでありＶmin＜Ｖmaxであるため、第２のトランジスタ２が動作状態となり、第６のトランジスタ６は、非動作状態となる。これによって、第２のトランジスタ２のコレクタ電圧は、ほぼＶmaxにクランプされることとなる。
したがって、第１のトランジスタ１のエミッタとエミッタ抵抗器２５との接続点における電圧Ｖoは、下記する式１１で表される範囲にクランプされる。
【００４５】
Ｖmin≦Ｖo≦Ｖmax・・・（式１１）
【００４６】
なお、ここで、Ｖminは、クランプ下限電圧であり、Ｖmaxは、クランプ上限電圧である。
ここで、第１のトランジスタ１のコレクタ電流をＩoscとすれば、この電流Ｉoscは、電圧Ｖoとエミッタ抵抗器２５の抵抗値Ｒ1によって決定されるものとなる。そして、式１１との関係から、電流Ｉoscは、下記する式１２の範囲に制御されることとなる。
【００４７】
Ｖmin／Ｒ1≦Ｉosc≦Ｖmax／Ｒ1・・・（式１２）
【００４８】
なお、図４には、図２及び図３に示された構成における制御電圧Ｖctlの変化に対する電流Ｉoscの変化を示した特性曲線が示されている。同図によれば、制御電圧ＶctlがＶctl＝Ｖminにおいて、Ｉoscは最小電流Ｉminとなり、その大きさは、Ｉmin＝Ｖmin／Ｒ1となり、Ｖctl＝Ｖmaxにおいて、Ｉoscは最大電流Ｉmaxとなり、その大きさは、Ｉmax＝Ｖmax／Ｒ1となることが表されている。
【００４９】
図１に示された回路構成における発振周波数ｆは、Ｉoscに比例することは公知・周知のことである（式２参照）。
したがって、発振周波数ｆは、Ｉosc＝Ｉminで下限の周波数ｆminに、Ｉosc＝Ｉmaxで上限の周波数ｆmaxに、それぞれ設定されることとなる。
なお、発振周波数の下限を得る際の制御電圧Ｖctlは、Ｖminであり、発振周波数の上限を得る際の制御電圧Ｖctlは、Ｖmaxであるというのは、理想的な場合であって、厳密には、若干の誤差が生ずる。
すなわち、具体的には、制御電圧Ｖctl＝Ｖminの場合、発振周波数は、その下限周波数より若干高めとなり（換言すれば、電流ＩoscがＩminより若干大きめの値となる）、また、制御電圧Ｖctl＝Ｖmaxの場合、発振周波数は、その上限周波数より若干低めとなる（換言すれば、電流ＩoscがＩmaxより若干小さめ値となる）。
図５には、上述の様子が示されている。すなわち、同図においては、制御電圧Ｖctlの変化に対する実際の電流Ｉoscの変化が実線太線の特性曲線として表されると共に、制御電圧Ｖctl＝Ｖmin及びＶctl＝Ｖmaxの付近において、実線細線の折れ線が理想特性線となっている。
なお、理想特性からのずれの大きさは、通常、Ｖmin±０.１５及びＶmax±０.１５程度の範囲で生じるものとなっている。
【００５０】
このような電圧のずれが生ずるのは、例えば、Ｖctl＝Ｖmaxの場合、第９及び第１０のトランジスタ９，１０の両方が動作状態となっているためであり、第９及び第１０のトランジスタ９，１０により差動回路が構成されていることに起因するものである。これは、Ｖctl＝Ｖminの場合についても同様である（すなわち、Ｖctl＝Ｖminの際、第２及び第６のトランジスタ２，６の双方が動作状態となり、これらが差動回路を構成するため理想の動作との電圧のずれが生ずる）。
現実的には、図５に示されたような特性曲線を得、これに基づいて、制御電圧ＶctlをＶminより低く、また、制御電圧ＶctlをＶmaxより高く、それぞれ設定することで、Ｉoscを正確にＩmin又はＩmaxとすることができ、実用上の影響はない。
【００５１】
ここで、発振周波数ｆの範囲は、次のように表すことができる。
まず、発振周波数ｆと電流Ｉoscとの関係は、従来の場合と同様で、式２によって表すことができる。
【００５２】
ｆ＝ｊ×ｋ×Ｉosc／｛ΔＶ×Ｃ（ｊ＋ｋ）｝・・・（式２）
【００５３】
これに先の式１２を適用することにより、発振周波数ｆの範囲は式１３のように表される。
【００５４】
ｊ×ｋ×Ｖmin／｛ΔＶ×Ｃ×Ｒ1（ｊ＋ｋ）｝≦ｆ≦ｊ×ｋ×Ｖmax／｛ΔＶ×Ｃ×Ｒ1（ｊ＋ｋ）｝・・・（式１３）
【００５５】
また、これまでの説明により発振周波数の上限と下限の比は、下記する式１４によって表される。
【００５６】
ｆmin：ｆmax＝Ｖmin：Ｖmax・・・（式１４）
【００５７】
図２に示された回路構成例は、入力トランジスタ、すなわち、第８及び第９のトランジスタ８，９がｐｎｐ形の場合の構成例であるが、この入力トランジスタをｎｐｎ形とした場合の回路構成例が図６に示されており、以下、同図を参照しつつこの第２の回路構成例について説明する。
この第２の回路構成例は、トランジスタの極性が図２に示された回路構成例と異なることに起因する接続の違いがあるだけで、基本的な構成は図２に示された回路構成例と異なるところがないものである。
このため、図６においては、図２に示された回路構成例における構成要素と対応する構成要素については、図２における当該構成要素の符号の後に、「Ａ」を付した符号を用いることとした。例えば、図２における第９のトランジスタ９に対応する図６における第９のトランジスタ９Ａの如くである。また、図６における他の表記（電流等）においても、図２における表記に対応するものについては、「Ａ」を付したものとして構成要素の符号の場合と同様な表し方をした。
【００５８】
この図６に示された回路構成例における回路接続については、トランジスタの極性が図２に示された回路構成例と異なることに起因するものであるだけなので、その詳細な説明は省略し、印加電圧の接続位置の違いについてのみ言及する。
すなわち、この図６に示された回路構成例においては、第１０のトランジスタ１０Ａのベースに、発振下限周波数を定める電圧Ｖminが印加される一方、第７のトランジスタ７Ａのベースに発振上限周波数を定める電圧Ｖmaxが印加されたものとなっており、丁度、図２に示された印加電圧の配置を入れ替えたものとなっている。
なお、回路動作についても、トランジスタの極性の違いに起因する個々の部分での違いはあるものの、制御電圧Ｖctl＝Ｖminにおいて、発振下限周波数ｆminが、制御電圧Ｖctl＝Ｖmaxにおいて、発振上限周波数ｆmaxが、それぞれ得られるという基本的な点においては、図２において先に説明したと同様であるので、ここでの詳細な説明は省略するものとする。
【００５９】
次に、図７には、図１における第１のトランジスタ１をｐｎｐ形とした場合の構成例が示されており、以下、同図を参照しつつこの回路構成例について説明する。
この回路構成例において、ｐｎｐ形の第１のトランジスタ１Ａのコレクタが出力電流Ｉoscを外部へ取り出す出力端となっている点は、図１の場合と同様であるが、エミッタにエミッタ抵抗器２５Ａを介して電源電圧Ｖccが印加されるように構成された点が図１の場合と異なっている。
そして、演算増幅器２４Ａの非反転入力端子には、制御電圧Ｖctlが印加される一方、反転入力端子には、第１のトランジスタ１Ａのエミッタが接続された構成となっている。なお、動作については、基本的に図１に示されたものと変わるところがないので、ここでの詳細な説明は省略することとする。
【００６０】
上述した発明の実施の形態においては、発振周波数の上限と下限の双方を設定した場合についての回路構成例について説明したが、いずれか一方を設定する場合であっても基本的な回路構成は変わるところがない。
すなわち、具体的には、例えば、図２に示された回路構成例において、発振周波数の下限、すなわち、ｆminのみを設定したい場合には、第１０のトランジスタ１０のベースへの印加電圧Ｖmaxを、電源電圧Ｖccとするか、又は第１０のトランジスタ１０を削除した構成とすればよい。
一方、ｆmaxのみを設定したい場合には、例えば、図２に示された回路構成例において、第７のトランジスタ７のベースへの印加電圧Ｖminを、アース電位とするか、又は第６及び第７のトランジスタ６，７並びに第２の定電流源３２を削除した構成とすればよい。
さらに、図２に示された回路構成において、その出力部分を従来のｇｍアンプ（コンダクタンス・アンプ）型としてもよい。
【００６１】
【発明の効果】
以上、述べたように、本発明によれば、外部からの制御電圧を所定の最大電圧に設定した場合には、発振周波数が所望する上限値となり、制御電圧を所定の最小電圧に設定した場合には、発振周波数が所望する下限値となり、しかも、所定の最大電圧対所定の最小電圧の比が、所望する発振周波数の上限対所望する発振周波数の下限の比と等しくなる電圧制御発振回路を提供することができる。
特に、電圧クランプ回路を用いて構成することにより、発振周波数の上限及び下限を定めるそれぞれの制御電圧の値を任意に設定することができ、比較的簡易な回路構成となるという効果を奏するものである。
【図面の簡単な説明】
【図１】電圧制御発振回路の基本構成を示す構成図である。
【図２】本発明に係る電圧制御発振回路において用いられるＶ／Ｉ変換回路の演算増幅器の内部の第１の回路構成例を示す回路図である。
【図３】図２に示された回路構成例を用いた場合のＶ／Ｉ変換回路の回路構成例を示す回路図である。
【図４】図２に示された回路構成例における制御電圧Ｖctlと出力電流Ｉoscとの関係を示す特性線図である。
【図５】図２に示された回路構成例における制御電圧Ｖctlの変化に対する出力電流Ｉoscの現実の回路における変化を示す特性線図である。
【図６】本発明に係る電圧制御発振回路において用いられるＶ／Ｉ変換回路の演算増幅器の内部の第２の回路構成例を示す回路図である。
【図７】本発明に係る電圧制御発振回路において用いられるＶ／Ｉ変換回路の出力部分の他の回路構成例を示す回路図である。
【図８】従来の電圧制御発振回路における演算増幅の内部の回路構成例であって、出力部分をｇｍアンプ形式とした場合の回路構成例を示す回路図である。
【図９】電圧制御発振回路におけるコンデンサの充放電電圧の変化を示す特性線図である。
【図１０】従来回路において、発振周波数の上限及び下限を設定する場合のＶ／Ｉ変換回路の回路構成例を示す回路図である。
【図１１】図１０に示された回路における制御電圧Ｖctlと出力電流Ｉoscとの関係を示す特性線図である。
【図１２】図１０に示された回路において、電流Ｉ6及びＩ7が生ずる部分を局部的なＶ／Ｉ変換回路とした場合の回路構成例を示す回路図である。
【符号の説明】
２０…定電流源
２１…コンデンサ
２２…振幅監視回路
２３Ａ…Ｖ／Ｉ変換回路
２４Ａ…演算増幅器

Claims (4)

1. コンデンサと、前記コンデンサへ所望の発振周波数に応じた電流を供給する電流供給手段と、前記コンデンサの充放電のタイミングを制御する振幅監視手段とを有し、前記振幅監視手段が前記コンデンサの端子電圧に応じて充放電のタイミングを制御することにより、前記コンデンサの両端に前記所望の発振周波数の信号が得られるよう構成されてなる電圧制御発振回路であって、
   前記電流供給手段は、電圧クランプ回路と、前記電圧クランプ回路の出力段に設けられ、かつ、前記コンデンサへの通電路に直列に設けられた抵抗器とを具備してなり、
   前記コンデンサへは、前記電圧クランプの出力電圧を前記抵抗器の抵抗値で除した電流が供給され、
   前記電圧クランプ回路は、外部から印加される制御電圧が所定の最大値となった場合に、出力電圧が当該所定の最大値にクランプされる一方、前記制御電圧が所定の最小値となった場合に、出力電圧が当該所定の最小値にクランプされるよう構成されてなり、
   前記所定の最大値は、発振周波数の上限において、前記コンデンサに必要とされる最大電流値と前記抵抗器の抵抗値との乗算値に等しく、
   前記所定の最小値は、発振周波数の下限において、前記コンデンサに必要とされる最小電流値と前記抵抗器の抵抗値との乗算値に等しいことを特徴とする電圧制御発振回路。
2. コンデンサと、前記コンデンサへ所望の発振周波数に応じた電流を供給する電流供給手段と、前記コンデンサの充放電のタイミングを制御する振幅監視手段とを有し、前記振幅監視手段が前記コンデンサの端子電圧に応じて充放電のタイミングを制御することにより、前記コンデンサの両端に前記所望の発振周波数の信号が得られるよう構成されてなる電圧制御発振回路であって、
   前記電流供給手段は、非反転入力端子に外部からの制御電圧が印加される演算増幅器と、
   前記演算増幅器の出力電圧が印加されるｎｐｎ形の第１のトランジスタと、
   前記第１のトランジスタと直列接続された抵抗器とを具備し、前記第１のトランジスタのコレクタ側から前記コンデンサへの供給電流が得られるよう構成されてなり、
   前記演算増幅器は、ｎｐｎ形の第２及び第３のトランジスタにより構成されてなる差動回路が設けられ、前記第２及び第３のトランジスタのエミッタとアースとの間には第１の定電流源が設けられる一方、前記第２及び第３のトランジスタのコレクタ側には、ｐｎｐ形の第４及び第５のトランジスタにより構成されてなるカレントミラー回路による能動負荷が設けられ、
   前記第２のトランジスタには、ｎｐｎ形の第６のトランジスタが並列接続されて、これら第２及び第６のトランジスタにより構成されてなる差動回路が設けられ、
   前記第６のトランジスタのベースには、ｐｎｐ形の第７のトランジスタのエミッタが接続されると共に、当該エミッタには、第２の定電流源が接続され、前記第７のトランジスタのコレクタは、アースに接続され、前記第７のトランジスタのベースには、所定の最小電圧が印加され、
   前記第３のトランジスタのベースには、ｐｎｐ形の第８のトランジスタのエミッタが接続されると共に、当該エミッタには、第３の定電流源が接続される一方、前記第８のトランジスタのコレクタは、アースに接続され、前記第８のトランジスタのベースは、反転入力端子とされ、
   ｐｎｐ形の第９及び第１０のトランジスタにより構成されてなる差動回路が設けられ、前記第９及び第１０のトランジスタのエミッタは、前記第２のトランジスタのベースに接続されると共に、当該エミッタには、第４の定電流源が接続される一方、前記第９及び第１０のコレクタは、共にアースに接続され、前記第９のトランジスタのベースは、外部からの制御電圧が印加される非反転入力端子とされ、前記第１０のトランジスタのベースには、所定の最大電圧が印加され、
   前記所定の最大電圧は、発振周波数の上限において、前記コンデンサに必要とされる最大電流値と前記抵抗器の抵抗値との乗算値に等しく設定され、
   前記所定の最小電圧は、発振周波数の下限において、前記コンデンサに必要とされる最小電流値と前記抵抗器の抵抗値との乗算値に等しく設定され、
   前記第２のトランジスタのコレクタから出力電圧を得るよう構成されてなることを特徴とする電圧制御発振回路。
3. コンデンサと、前記コンデンサへ所望の発振周波数に応じた電流を供給する電流供給手段と、前記コンデンサの充放電のタイミングを制御する振幅監視手段とを有し、前記振幅監視手段が前記コンデンサの端子電圧に応じて充放電のタイミングを制御することにより、前記コンデンサの両端に前記所望の発振周波数の信号が得られるよう構成されてなる電圧制御発振回路であって、
   前記電流供給手段は、非反転入力端子に外部からの制御電圧が印加される演算増幅器と、
   前記演算増幅器の出力電圧が印加されるｎｐｎ形の第１のトランジスタと、
   前記第１のトランジスタと直列接続された抵抗器とを具備し、前記第１のトランジスタのコレクタ側から前記コンデンサへの供給電流が得られるよう構成されてなり、
   前記演算増幅器は、ｐｎｐ形の第２及び第３のトランジスタにより構成されてなる差動回路が設けられ、前記第２及び第３のトランジスタのエミッタには、第１の定電流源が接続される一方、前記第２及び第３のトランジスタのコレクタ側には、ｎｐｎ形の第４及び第５のトランジスタにより構成されてなるカレントミラー回路による能動負荷が設けられ、
   前記第２のトランジスタには、ｐｎｐ形の第６のトランジスタが並列接続されて、これら第２及び第６のトランジスタにより構成されてなる差動回路が設けられ、
   前記第６のトランジスタのベースには、ｎｐｎ形の第７のトランジスタのエミッタが接続されると共に、当該エミッタとアースとの間には、第２の定電流源が設けられ、前記第７のトランジスタのコレクタには、電源電圧が印加され、前記第７のトランジスタのベースには、所定の最大電圧が印加され、
   前記第３のトランジスタのベースには、ｎｐｎ形の第８のトランジスタのエミッタが接続されると共に、当該エミッタとアースとの間には、第３の定電流源が設けられる一方、前記第８のトランジスタのコレクタには電源電圧が印加され、前記第８のトランジスタのベースは、反転入力端子とされ、
   ｎｐｎ形の第９及び第１０のトランジスタにより構成されてなる差動回路が設けられ、前記第９及び第１０のトランジスタのエミッタは、前記第２のトランジスタのベースに接続されると共に、当該エミッタとアースとの間には、第４の定電流源が設けられる一方、前記第９及び第１０のコレクタには、電源電圧が印加され、前記第９のトランジスタのベースは、外部からの制御電圧が印加される非反転入力端子とされ、前記第１０のトランジスタのベースには、所定の最小電圧が印加され、
   前記所定の最大電圧は、発振周波数の上限において、前記コンデンサに必要とされる最大電流値と前記抵抗器の抵抗値との乗算値に等しく設定され、
   前記所定の最小電圧は、発振周波数の下限において、前記コンデンサに必要とされる最小電流値と前記抵抗器の抵抗値との乗算値に等しく設定され、
   前記第２のトランジスタのコレクタから出力電圧を得るよう構成されてなることを特徴とする電圧制御発振回路。
4. ｎｐｎ形の第１のトランジスタをｐｎｐ形に変え、当該第１のトランジスタのエミッタには、抵抗器を介して電源電圧が印加されると共に、当該エミッタは、演算増幅器の反転入力端子に接続されたことを特徴とする請求項２または請求項３いずれか記載の電圧制御発振回路。

Images