JPH0420238B2 - - Google Patents
Info
- Publication number
- JPH0420238B2 JPH0420238B2 JP58110668A JP11066883A JPH0420238B2 JP H0420238 B2 JPH0420238 B2 JP H0420238B2 JP 58110668 A JP58110668 A JP 58110668A JP 11066883 A JP11066883 A JP 11066883A JP H0420238 B2 JPH0420238 B2 JP H0420238B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- current
- operational amplifier
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 36
- 239000003990 capacitor Substances 0.000 description 45
- 238000010586 diagram Methods 0.000 description 15
- 230000000694 effects Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/561—Voltage to current converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/301—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in MOSFET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
- H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
- H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
- H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
- H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は電圧電流変換回路に係り、特に、高精
度なる２線式電流伝送に好適な電圧電流変換回路
に関するものである。
度なる２線式電流伝送に好適な電圧電流変換回路
に関するものである。
一般的に、工業計器等の２線式アナログ伝送出
力部には、電圧電流変換回路が用いられている。
力部には、電圧電流変換回路が用いられている。
第１図は、このような電圧電流変換回路の入力
電圧Ｖに対する出力電流Ｉの特性を示す特性図で
ある。かかる電圧電流変換回路は、第１図の特性
１００で示すように、入力電圧V1乃至V2間の信
号電圧を出力電流I1乃至I2に変換するものであ
り、例えば、ある電圧V1に対しては電流I1が４
〔ｍＡ〕、電圧V2に対しては電流I2が20〔ｍＡ〕に
変換できる如きものである。また、第１図に示す
特性２００は、当該電圧電流変換回路の動作に必
要な電流であり、信号電流Ｉ以外に流れるもので
あるが、この動作電流はできるだけ小さく、かつ
その動作電流変動が出力電流特性１００に対して
ほとんど影響を及ぼさぬようにすることが必要で
あるとされている。このため、前述の条件をでき
るだけ満足するような電圧電流変換回路が種々提
供されている。
電圧Ｖに対する出力電流Ｉの特性を示す特性図で
ある。かかる電圧電流変換回路は、第１図の特性
１００で示すように、入力電圧V1乃至V2間の信
号電圧を出力電流I1乃至I2に変換するものであ
り、例えば、ある電圧V1に対しては電流I1が４
〔ｍＡ〕、電圧V2に対しては電流I2が20〔ｍＡ〕に
変換できる如きものである。また、第１図に示す
特性２００は、当該電圧電流変換回路の動作に必
要な電流であり、信号電流Ｉ以外に流れるもので
あるが、この動作電流はできるだけ小さく、かつ
その動作電流変動が出力電流特性１００に対して
ほとんど影響を及ぼさぬようにすることが必要で
あるとされている。このため、前述の条件をでき
るだけ満足するような電圧電流変換回路が種々提
供されている。
第２図は、かかる従来の電圧電流変換回路を示
す回路図である。
す回路図である。
第２図に示す電圧電流変換回路は以下のように
構成されている。図において、端子２に印加され
た入力電圧Viは、端子２と電源４の負極との間に
設けられたレベルシフト回路６でレベルシフトさ
れて増幅回路８に入力されるようになつている。
この増幅回路８は、該入力されレベルシフトされ
た入力信号ViL、帰還信号VRとの偏差に応じた電
流を負荷１０に供給できるように構成されてい
る。この負荷１０に流れる電流は、基準抵抗１２
を含む帰還回路１４で検出されて、帰還信号VR
として該増幅回路８に供給されるようになつてい
る。しかして、上記電圧電流変換回路は、入力信
号Viに比例した定電流を負荷１０に流すように構
成されている。
構成されている。図において、端子２に印加され
た入力電圧Viは、端子２と電源４の負極との間に
設けられたレベルシフト回路６でレベルシフトさ
れて増幅回路８に入力されるようになつている。
この増幅回路８は、該入力されレベルシフトされ
た入力信号ViL、帰還信号VRとの偏差に応じた電
流を負荷１０に供給できるように構成されてい
る。この負荷１０に流れる電流は、基準抵抗１２
を含む帰還回路１４で検出されて、帰還信号VR
として該増幅回路８に供給されるようになつてい
る。しかして、上記電圧電流変換回路は、入力信
号Viに比例した定電流を負荷１０に流すように構
成されている。
ここで、レベルシフト回路６は、抵抗値R1を
有する抵抗６１と、抵抗値R2を有する抵抗６２
とが直列接続され、その分圧された入力電圧ViL
が増幅回路８に供給できるようになつている。
有する抵抗６１と、抵抗値R2を有する抵抗６２
とが直列接続され、その分圧された入力電圧ViL
が増幅回路８に供給できるようになつている。
また、増幅回路８は、入力信号ViLと帰還信号
VRとの偏差をとり、この偏差を増幅する誤差増
幅器としての演算増幅器８１と、この演算増幅器
８１からの制御信号に応じて電流を制御するトラ
ンジスタ８２とから構成されている。しかして、
電源４の正極は、負荷１０を介してトランジスタ
８２のコレクタと演算増幅器８１の電源端子とに
接続されている。またトランジスタ８２のエミツ
タは、抵抗１２を介して電源４の負極に接続さ
れ、同様に、そのエミツタはアースに接続されて
いる。また、演算増幅器８１の負電源端子は、電
源４の負極に接続されている。
VRとの偏差をとり、この偏差を増幅する誤差増
幅器としての演算増幅器８１と、この演算増幅器
８１からの制御信号に応じて電流を制御するトラ
ンジスタ８２とから構成されている。しかして、
電源４の正極は、負荷１０を介してトランジスタ
８２のコレクタと演算増幅器８１の電源端子とに
接続されている。またトランジスタ８２のエミツ
タは、抵抗１２を介して電源４の負極に接続さ
れ、同様に、そのエミツタはアースに接続されて
いる。また、演算増幅器８１の負電源端子は、電
源４の負極に接続されている。
上述のように構成された電圧電流変換回路は次
のように作用する。
のように作用する。
電流出力トランジスタ８２からの定電流出力
は、そのエミツタ側に設けられた基準抵抗１２の
電圧降下として検出される。この電圧降下は、レ
ベルシフト回路６の抵抗６２を介して増幅器８１
に入力する。端子２に印加された入力電圧Viは抵
抗６１を介して同様に、増幅器８１に入力され
る。増幅回路８は、前記入力信号Viと帰還信号
（基準抵抗１２の電圧降下）VRとの偏差に応じた
電流を負荷１０に供給する。つまり、演算増幅器
８１において、入力信号Viと帰還信号VRとの偏
差をとると共に増幅しその出力をトランジスタ８
２のベースに供給する。トランジスタ８２は、前
記ベースに加えられた制御信号によつて負荷１０
と基準抵抗１２とに所定の定電流を流す。
は、そのエミツタ側に設けられた基準抵抗１２の
電圧降下として検出される。この電圧降下は、レ
ベルシフト回路６の抵抗６２を介して増幅器８１
に入力する。端子２に印加された入力電圧Viは抵
抗６１を介して同様に、増幅器８１に入力され
る。増幅回路８は、前記入力信号Viと帰還信号
（基準抵抗１２の電圧降下）VRとの偏差に応じた
電流を負荷１０に供給する。つまり、演算増幅器
８１において、入力信号Viと帰還信号VRとの偏
差をとると共に増幅しその出力をトランジスタ８
２のベースに供給する。トランジスタ８２は、前
記ベースに加えられた制御信号によつて負荷１０
と基準抵抗１２とに所定の定電流を流す。
上述の電圧電流変換回路の出力特性は、
I0＝R2／R1・Vi／R0＋ICC ……(1)
で表わされる。ここで、R0は基準抵抗１２、R1
及びR2は抵抗６１及び６２の値を表し、I0は出力
電流、Viは入力電圧、ICCは演算増幅器８１の電
源電流をそれぞれ示したものである。上記(1)式で
も明らかなように、第２図で示す電圧電流変換回
路は、演算増幅器８１の動作電流が、基準抵抗１
２で検出されず、誤差となる。加えて抵抗６１及
び６２と、基準抵抗１２等には精密抵抗とする必
要があり、これらは高価になるという欠点があつ
た。
及びR2は抵抗６１及び６２の値を表し、I0は出力
電流、Viは入力電圧、ICCは演算増幅器８１の電
源電流をそれぞれ示したものである。上記(1)式で
も明らかなように、第２図で示す電圧電流変換回
路は、演算増幅器８１の動作電流が、基準抵抗１
２で検出されず、誤差となる。加えて抵抗６１及
び６２と、基準抵抗１２等には精密抵抗とする必
要があり、これらは高価になるという欠点があつ
た。
第３図は、上記従来の電圧電流変換回路の欠点
を解消するために提供された電圧電流変換回路を
示す回路図である。
を解消するために提供された電圧電流変換回路を
示す回路図である。
第３図において第１図に示す構成要素と同一の
ものには同一の符号を付しその説明を省略する。
以下同様に扱うものとする。
ものには同一の符号を付しその説明を省略する。
以下同様に扱うものとする。
第３図の構成が第２図の構成と異なるところ
は、増幅回路８に流れる全電流を基準抵抗１２に
流すように回路構成し、かつそのように構成した
ことによる弊害をなくすために、増幅回路８の出
力のトランジスタ８２のエミツタと基準抵抗１２
との間に出力補償回路１６を接続すると共に、増
幅回路８の入力側に入力補償回路１８を設けた点
にある。つまり、出力補償回路１６は、基準抵抗
１２と出力トランジスタ８２のエミツタとの間に
ツエナダイオードZD1を接続したものである。ま
た、出力トランジスタ８２と、誤差増幅器（演算
増幅器）８１の電源電流及び抵抗１８３及びツエ
ナダイオードZD2の直列回路を流れる電流が、総
て基準抵抗１２を流れるように回路構成されてい
る。
は、増幅回路８に流れる全電流を基準抵抗１２に
流すように回路構成し、かつそのように構成した
ことによる弊害をなくすために、増幅回路８の出
力のトランジスタ８２のエミツタと基準抵抗１２
との間に出力補償回路１６を接続すると共に、増
幅回路８の入力側に入力補償回路１８を設けた点
にある。つまり、出力補償回路１６は、基準抵抗
１２と出力トランジスタ８２のエミツタとの間に
ツエナダイオードZD1を接続したものである。ま
た、出力トランジスタ８２と、誤差増幅器（演算
増幅器）８１の電源電流及び抵抗１８３及びツエ
ナダイオードZD2の直列回路を流れる電流が、総
て基準抵抗１２を流れるように回路構成されてい
る。
加えて、入力補償回路１８は、帰還回路１４か
らの帰還信号VRを抵抗１８１及び１８２で分圧
して増幅回路８の演算増幅器８１の正入力端子に
印加し、入力電圧Viをレベルシフト回路６で分圧
して演算増幅器８１の負入力端子に印加し、かつ
抵抗１８２及び入力信号Viの他方端をツエナダイ
オードZD2のカソードに接続し、これを抵抗１８
３を介してトランジスタ８２のカソードに接続
し、ツエナダイオードZD2のアノードをアースに
接続し、該アノードと、演算増幅器８１と、出力
トランジスタ８２のエミツタに接続されたツエナ
ダイオードZD1のアノードとを共通にしたもので
ある。
らの帰還信号VRを抵抗１８１及び１８２で分圧
して増幅回路８の演算増幅器８１の正入力端子に
印加し、入力電圧Viをレベルシフト回路６で分圧
して演算増幅器８１の負入力端子に印加し、かつ
抵抗１８２及び入力信号Viの他方端をツエナダイ
オードZD2のカソードに接続し、これを抵抗１８
３を介してトランジスタ８２のカソードに接続
し、ツエナダイオードZD2のアノードをアースに
接続し、該アノードと、演算増幅器８１と、出力
トランジスタ８２のエミツタに接続されたツエナ
ダイオードZD1のアノードとを共通にしたもので
ある。
このような電圧電流変換回路の入出力特性は、
次式のように表わされる。
次式のように表わされる。
I0＝１／R3＋R0・k2〔R3k1／R0（１−k2）
−Vi−｛R3k1（k2−k1）／R0（k2−R3）−k2｝Vz〕…
…(2) ただし、R3及びR4は抵抗１８１及び１８２の
抵抗値、k1はR1／R2、k2はR3／R4、Vzはツエナ
ダイオードZD2の電圧である。
…(2) ただし、R3及びR4は抵抗１８１及び１８２の
抵抗値、k1はR1／R2、k2はR3／R4、Vzはツエナ
ダイオードZD2の電圧である。
上述の電圧電流変換回路によれば、負荷１０に
流れる電流は総て抵抗１２に流れるので、増幅器
８１の動作電流が誤作として検出されないという
ことはなくなるものの、出力電流は多くの抵抗の
精度に依存し精度を向上させることとコストの低
減化を図ることが困難であつた。
流れる電流は総て抵抗１２に流れるので、増幅器
８１の動作電流が誤作として検出されないという
ことはなくなるものの、出力電流は多くの抵抗の
精度に依存し精度を向上させることとコストの低
減化を図ることが困難であつた。
本発明は上記課題に鑑みてなされたもので、そ
の目的は、出力電流の精度を支配する高精度抵抗
の数を低減すると共に、高精度でしかもコストを
低廉価し得る電圧電流変換回路を提供することに
ある。
の目的は、出力電流の精度を支配する高精度抵抗
の数を低減すると共に、高精度でしかもコストを
低廉価し得る電圧電流変換回路を提供することに
ある。
上記目的を達成するため、本発明は、基準抵抗
の電圧降下を取り込んで保持し、入力信号と帰還
信号との偏差を求めるときに前記保持電圧を帰還
信号として供給できるようにしたことを特徴とす
る。
の電圧降下を取り込んで保持し、入力信号と帰還
信号との偏差を求めるときに前記保持電圧を帰還
信号として供給できるようにしたことを特徴とす
る。
以下本発明の実施例を第４図以下の図面に基づ
いて説明する。
いて説明する。
第４図は、本発明に係る電圧電流変換回路の一
実施例を示す回路図である。第４図に示す電圧電
流変換回路は、以下のように構成されている。第
４図において、入力信号Viと帰還信号VRとの偏
差に応じた電流を負荷１０に供給できる増幅回路
８と、負荷１０に流れる出力電流を基準抵抗１２
を介して検出し、当該検出された降下電圧を取り
込んで保持し、前記偏差を求めるときにその保持
電圧を帰還信号として出力できる極性反転回路２
０を有する帰還回路１４とから構成され、入力信
号Viに比例した定電流を負荷１０に供給できるよ
うになつている。
実施例を示す回路図である。第４図に示す電圧電
流変換回路は、以下のように構成されている。第
４図において、入力信号Viと帰還信号VRとの偏
差に応じた電流を負荷１０に供給できる増幅回路
８と、負荷１０に流れる出力電流を基準抵抗１２
を介して検出し、当該検出された降下電圧を取り
込んで保持し、前記偏差を求めるときにその保持
電圧を帰還信号として出力できる極性反転回路２
０を有する帰還回路１４とから構成され、入力信
号Viに比例した定電流を負荷１０に供給できるよ
うになつている。
更に詳細に回路構成を説明すると、増幅回路８
は、誤差増幅器として動作する演算増幅器８１の
正入力端子に入力信号Viを加え、その負入力端に
帰還コンデンサ８３及び抵抗２０２の一端を接続
して積分回路を構成し、演算増幅器８１の出力端
を定電流出力用トランジスタ８２のベースに接続
し、演算増幅器の電源端子（正）とトランジスタ
８２のコレクタを負荷１０を介して電源４の正極
に接続し、演算増幅器８１の電源端子（負）と出
力トランジスタ８２のエミツタを基準抵抗１２を
介して電源４の負極接続して構成されている。
は、誤差増幅器として動作する演算増幅器８１の
正入力端子に入力信号Viを加え、その負入力端に
帰還コンデンサ８３及び抵抗２０２の一端を接続
して積分回路を構成し、演算増幅器８１の出力端
を定電流出力用トランジスタ８２のベースに接続
し、演算増幅器の電源端子（正）とトランジスタ
８２のコレクタを負荷１０を介して電源４の正極
に接続し、演算増幅器８１の電源端子（負）と出
力トランジスタ８２のエミツタを基準抵抗１２を
介して電源４の負極接続して構成されている。
上記基準抵抗１２の両端には極性反転回路２０
が接続されており、該極性反転回路は、所定のタ
イミングで基準抵抗１２の電圧降下を取り込んで
コンデンサ２０３に保持する保持回路２０７と、
入力信号Viと帰還信号VRの偏差をとるときに前
記コンデンサ２０３に保持された電圧を極性反転
して帰還信号VRとして出力できる反転スイツチ
ング回路２１１とを有し、該回路２１１からの帰
還信号VRを増幅器８の演算増幅器８１の負入力
端に抵抗２０２を介して供給するようになつてい
る。つまり、極性反転回路２０は、基準抵抗１２
の電圧降下を端子２０４に供給された制御信号に
よつてオンとなるスイツチング素子を介してコン
デンサに接続され、そのときの基準信号１２の電
圧降下をコンデンサ２０３に保持する保持回路２
０７と端子２０８に供給される所定のタイミング
の信号でコンデンサ２０３に保持された電圧をス
イツチング素子２０９及び２１０で帰還信号とし
て出力する反転スイツチング回路２１１とから構
成されている。
が接続されており、該極性反転回路は、所定のタ
イミングで基準抵抗１２の電圧降下を取り込んで
コンデンサ２０３に保持する保持回路２０７と、
入力信号Viと帰還信号VRの偏差をとるときに前
記コンデンサ２０３に保持された電圧を極性反転
して帰還信号VRとして出力できる反転スイツチ
ング回路２１１とを有し、該回路２１１からの帰
還信号VRを増幅器８の演算増幅器８１の負入力
端に抵抗２０２を介して供給するようになつてい
る。つまり、極性反転回路２０は、基準抵抗１２
の電圧降下を端子２０４に供給された制御信号に
よつてオンとなるスイツチング素子を介してコン
デンサに接続され、そのときの基準信号１２の電
圧降下をコンデンサ２０３に保持する保持回路２
０７と端子２０８に供給される所定のタイミング
の信号でコンデンサ２０３に保持された電圧をス
イツチング素子２０９及び２１０で帰還信号とし
て出力する反転スイツチング回路２１１とから構
成されている。
また、端子２０４及び２０８は互いに位相が
180°異なるパルス発生器２２で駆動される。パル
ス発生器２２の最低位電源端子は、極性反転回路
２０の最低位電圧点若しくはそれ以下の電位に接
続される。パルス発生器２０の好ましい実施例
は、CMOSのインバータゲートを用いた無安定
マルチバイブレータでありデユーテイ比は50％程
度、周波数は数ＫHz〜数10KHzである。更に、コ
ンデンサ８３，２０１及び２０３はその値を通常
の個別部品の構成にあつては回路のリーク電流や
ノイズ電流等の影響を受け難いように、1000PF
ないしそれ以上の値のものを使用することが好ま
しい。また、抵抗２０２及びコンデンサ８３の時
定数は、極性反転回路２０の駆動周期に比較し
て、十分長い時定数に選定しておく方がよい。更
に、基準抵抗１２は、例えば20〔ｍＡ〕で５〔Ｖ〕
の帰還電圧を得るものとすると、250〔Ω〕に選定
される。
180°異なるパルス発生器２２で駆動される。パル
ス発生器２２の最低位電源端子は、極性反転回路
２０の最低位電圧点若しくはそれ以下の電位に接
続される。パルス発生器２０の好ましい実施例
は、CMOSのインバータゲートを用いた無安定
マルチバイブレータでありデユーテイ比は50％程
度、周波数は数ＫHz〜数10KHzである。更に、コ
ンデンサ８３，２０１及び２０３はその値を通常
の個別部品の構成にあつては回路のリーク電流や
ノイズ電流等の影響を受け難いように、1000PF
ないしそれ以上の値のものを使用することが好ま
しい。また、抵抗２０２及びコンデンサ８３の時
定数は、極性反転回路２０の駆動周期に比較し
て、十分長い時定数に選定しておく方がよい。更
に、基準抵抗１２は、例えば20〔ｍＡ〕で５〔Ｖ〕
の帰還電圧を得るものとすると、250〔Ω〕に選定
される。
上述のように構成された電圧電流変換回路の動
作を以下に説明する。
作を以下に説明する。
まず、電源４及び入力電圧Viが印加されると、
パルス発生器２２の無安定マルチバイブレータが
動作し、極性反転回路２０のスイツチング素子２
０６及びスイツチング素子２０９及び２１０を交
互にオンオフして基準抵抗１２の両端の電圧をコ
ンデンサ２０３に保持し、次いでコンデンサ２０
１に極性反転して充電する。即ち、スイツチング
素子２０５及び２０６のオンの状態と、スイツチ
ング素子２０９及び２１０のオン状態ではコンデ
ンサ２０３の対地電圧を反転することになる。起
動時にはトランジスタ８２の電流は立ち上つてい
ないから、演算増幅器８１の正入力端子の電圧側
は大きく、その負入力側は小さい。従つて、演算
増幅器８１の出力電圧は、正に大きくなり、出力
トランジスタ８２のベース電圧を大きく順バイア
スする。このため、出力トランジスタ８２は負荷
１０に電流を流す。この負荷に流れる電流は、基
準抵抗１２で電圧に変換され、極性反転回路２０
で保持され、極性反転されて増幅器８の演算増幅
器８１に加わる。その結果、演算増幅器８１の負
入力電圧を上昇させ、この電圧が入力電圧Viと等
しくなつて出力電流は安定する。この定常状態に
要する時間は、積分回路（演算増幅器８１、コン
デンサ８３、抵抗２０２）の時定数（抵抗２０２
と、コンデンサ８３）に比例する。定常状態にお
いては、積分抵抗２０２には電流は流れず、コン
デンサ２０１の電圧とコンデンサ２０３の端子電
圧の大きさは、基準抵抗１２の端子電圧と等しく
なる。
パルス発生器２２の無安定マルチバイブレータが
動作し、極性反転回路２０のスイツチング素子２
０６及びスイツチング素子２０９及び２１０を交
互にオンオフして基準抵抗１２の両端の電圧をコ
ンデンサ２０３に保持し、次いでコンデンサ２０
１に極性反転して充電する。即ち、スイツチング
素子２０５及び２０６のオンの状態と、スイツチ
ング素子２０９及び２１０のオン状態ではコンデ
ンサ２０３の対地電圧を反転することになる。起
動時にはトランジスタ８２の電流は立ち上つてい
ないから、演算増幅器８１の正入力端子の電圧側
は大きく、その負入力側は小さい。従つて、演算
増幅器８１の出力電圧は、正に大きくなり、出力
トランジスタ８２のベース電圧を大きく順バイア
スする。このため、出力トランジスタ８２は負荷
１０に電流を流す。この負荷に流れる電流は、基
準抵抗１２で電圧に変換され、極性反転回路２０
で保持され、極性反転されて増幅器８の演算増幅
器８１に加わる。その結果、演算増幅器８１の負
入力電圧を上昇させ、この電圧が入力電圧Viと等
しくなつて出力電流は安定する。この定常状態に
要する時間は、積分回路（演算増幅器８１、コン
デンサ８３、抵抗２０２）の時定数（抵抗２０２
と、コンデンサ８３）に比例する。定常状態にお
いては、積分抵抗２０２には電流は流れず、コン
デンサ２０１の電圧とコンデンサ２０３の端子電
圧の大きさは、基準抵抗１２の端子電圧と等しく
なる。
この場合、入力電圧をVi、出力電流をI0とすれ
ば、 I0＝Vi／R0＋ISS ……(3) となる。ここで、R0は基準抵抗１２の抵抗値で
あり、ISSはCMOSの発振回路２２の電源電流で
あり、回路の最低位電流を通つて流れる電流であ
る。電流Issはスイツチングの動作周波数に比例
するが、CMOSのインバータ回路なので演算増
幅器の動作電流等に比較して非常に小さくでき、
10KHz程度で１〜２〔μA〕程度にできる。従つ
て、本実施例では、入力電圧Viと出力電流Ｉの関
係は、実際上、１個の抵抗のみで決定され、従つ
て精度が向上する。また、演算増幅器８１の入力
オフセツト電圧がある場合でも、従来のように抵
抗分圧回路によらず直接差電圧を得ることができ
るので、精度が向上する。また、精度及び安定度
を要求される抵抗は、１個のみでよいから、低コ
スト化ができることになる。
ば、 I0＝Vi／R0＋ISS ……(3) となる。ここで、R0は基準抵抗１２の抵抗値で
あり、ISSはCMOSの発振回路２２の電源電流で
あり、回路の最低位電流を通つて流れる電流であ
る。電流Issはスイツチングの動作周波数に比例
するが、CMOSのインバータ回路なので演算増
幅器の動作電流等に比較して非常に小さくでき、
10KHz程度で１〜２〔μA〕程度にできる。従つ
て、本実施例では、入力電圧Viと出力電流Ｉの関
係は、実際上、１個の抵抗のみで決定され、従つ
て精度が向上する。また、演算増幅器８１の入力
オフセツト電圧がある場合でも、従来のように抵
抗分圧回路によらず直接差電圧を得ることができ
るので、精度が向上する。また、精度及び安定度
を要求される抵抗は、１個のみでよいから、低コ
スト化ができることになる。
第５図は本発明に係る電圧電流変換回路の他の
実施例を示す回路図である。第５図の構成では、
出力電流制御用のトランジスタ８２、電流検出用
の基準抵抗１２、極性反転回路２０の構成は前記
第４図の構成と同様の回路構成であり、その異な
るところはコンデンサ２０１と抵抗２０２を省い
た点にある。
実施例を示す回路図である。第５図の構成では、
出力電流制御用のトランジスタ８２、電流検出用
の基準抵抗１２、極性反転回路２０の構成は前記
第４図の構成と同様の回路構成であり、その異な
るところはコンデンサ２０１と抵抗２０２を省い
た点にある。
このように構成された本発明の他の実施例によ
れば、演算増幅器８１の正入力端に信号Viが印加
されると、トランジスタ８２のベースを順バイア
スし、負荷１０に電流を流す。この電流は、基準
抵抗１２で電圧に変換され、極性反転回路２０の
コンデンサ２０３で正の電圧に反転されて演算増
幅器８１の負入力端に印加され、演算増幅器８１
の出力電圧を降下させる。この帰還動作により演
算増幅器８１の正入力と負入力の偏差はなくなり
一致する。即ち、基準抵抗１２の電圧降下は、入
力信号電圧Viに等しくなる。
れば、演算増幅器８１の正入力端に信号Viが印加
されると、トランジスタ８２のベースを順バイア
スし、負荷１０に電流を流す。この電流は、基準
抵抗１２で電圧に変換され、極性反転回路２０の
コンデンサ２０３で正の電圧に反転されて演算増
幅器８１の負入力端に印加され、演算増幅器８１
の出力電圧を降下させる。この帰還動作により演
算増幅器８１の正入力と負入力の偏差はなくなり
一致する。即ち、基準抵抗１２の電圧降下は、入
力信号電圧Viに等しくなる。
このような第５図に示す電圧電流変換回路は極
性反転回路２０のトグル周波数が十分高ければ、
帰還利得はコンデンサ２０３とコンデンサ８３の
比、即ち、C203／C33の値に比例する。上述の第
５図におけるコンデンサ２０３及び８３はMOS
キヤパシタで構成することができるので精密抵抗
１２を除いて集積化することができる。
性反転回路２０のトグル周波数が十分高ければ、
帰還利得はコンデンサ２０３とコンデンサ８３の
比、即ち、C203／C33の値に比例する。上述の第
５図におけるコンデンサ２０３及び８３はMOS
キヤパシタで構成することができるので精密抵抗
１２を除いて集積化することができる。
第６図は、本発明に係る電圧電流変換回路の更
に他の実施例を示す回路図である。第６図に示す
実施例では、前述の誤差増幅器をサンプルホール
ド型の動作とし、入力信号Viと帰還信号VRの偏
差を増幅する演算増幅器８４の入力オフセツト電
圧を除去し、より高精度の電圧電流変換を可能と
したものである。即ち、この増幅回路８は、演算
増幅器８４及び８５と、出力トランジスタ８２と
抵抗８６と、コンデンサ８７，８８及び８９と、
スイツチング素子９０，９１とを含んで構成され
ている。即ち、演算増幅器８４の負入力端子には
コンデンサ８９を介して偏差信号が入力されるよ
うになつている。この演算増幅器の入力端子と出
力端子との間にはスイツチング素子９０が接続さ
れている。演算増幅器８４の出力端子は、スイツ
チング素子９１を介して演算増幅器８５の正入力
端子に接続されている。演算増幅器８５の正入力
端子はコンデンサ５７を介して接地されている。
また演算増幅器８５の負入力端子はその出力端子
に接続されている。演算増幅器８５の出力端子
は、トランジスタ８２のベースに接続されると共
に、コンデンサ８７を介して演算増幅器８４の負
入力端子に接続されている。また抵抗８６は出力
トランジスタのエミツタと基準抵抗１２との間に
設けられている。
に他の実施例を示す回路図である。第６図に示す
実施例では、前述の誤差増幅器をサンプルホール
ド型の動作とし、入力信号Viと帰還信号VRの偏
差を増幅する演算増幅器８４の入力オフセツト電
圧を除去し、より高精度の電圧電流変換を可能と
したものである。即ち、この増幅回路８は、演算
増幅器８４及び８５と、出力トランジスタ８２と
抵抗８６と、コンデンサ８７，８８及び８９と、
スイツチング素子９０，９１とを含んで構成され
ている。即ち、演算増幅器８４の負入力端子には
コンデンサ８９を介して偏差信号が入力されるよ
うになつている。この演算増幅器の入力端子と出
力端子との間にはスイツチング素子９０が接続さ
れている。演算増幅器８４の出力端子は、スイツ
チング素子９１を介して演算増幅器８５の正入力
端子に接続されている。演算増幅器８５の正入力
端子はコンデンサ５７を介して接地されている。
また演算増幅器８５の負入力端子はその出力端子
に接続されている。演算増幅器８５の出力端子
は、トランジスタ８２のベースに接続されると共
に、コンデンサ８７を介して演算増幅器８４の負
入力端子に接続されている。また抵抗８６は出力
トランジスタのエミツタと基準抵抗１２との間に
設けられている。
入力電圧Viが加わる入力端子２とコンデンサ８
９との間にはスイツチング素子２６１が接続され
ている。このスイツチング素子２６１とコンデン
サ８９との接続点にはスイツチング素子２６２を
介して反転回路２０からの帰還信号VRが供給さ
れるようになつている。
９との間にはスイツチング素子２６１が接続され
ている。このスイツチング素子２６１とコンデン
サ８９との接続点にはスイツチング素子２６２を
介して反転回路２０からの帰還信号VRが供給さ
れるようになつている。
このような電圧電流変換回路の動作を第７図に
示すタイムチヤートを参照して説明する。
示すタイムチヤートを参照して説明する。
まず第７図は横軸に時間を縦軸には、スイツチ
ング素子９０の制御信号Q90と、スイツチング素
子２６１の制御信号Q261及び反転回路２０の端子
２０４に供給される制御信号S204と、スイツチン
グ素子９１の制御信号Q91、スイツチング素子２
６２の制御信号Q262及び端子２０８に供給する制
御信号S208をそれぞれ示している。
ング素子９０の制御信号Q90と、スイツチング素
子２６１の制御信号Q261及び反転回路２０の端子
２０４に供給される制御信号S204と、スイツチン
グ素子９１の制御信号Q91、スイツチング素子２
６２の制御信号Q262及び端子２０８に供給する制
御信号S208をそれぞれ示している。
第７図において、時刻t1では、第６図に示すス
イツチング素子２６１，９０がオンとなり、極性
反転回路２０のスイツチング素子２０５及び２０
６がオンである。またその他のスイツチング素子
はオフである。従つてコンデンサ８９の入力端子
には入力端子により印加される入力信号Viが加わ
り、他方演算増幅器８４の入力側には演算増幅器
８４の入力オフセツト電圧が印加される。即ち、
コンデンサ８９は、入力電圧と演算増幅８４のオ
フセツト電圧の差電圧が充電される。また極性反
転回路２０のコンデンサ２０３には、基準抵抗１
２の端子電圧が充電される。
イツチング素子２６１，９０がオンとなり、極性
反転回路２０のスイツチング素子２０５及び２０
６がオンである。またその他のスイツチング素子
はオフである。従つてコンデンサ８９の入力端子
には入力端子により印加される入力信号Viが加わ
り、他方演算増幅器８４の入力側には演算増幅器
８４の入力オフセツト電圧が印加される。即ち、
コンデンサ８９は、入力電圧と演算増幅８４のオ
フセツト電圧の差電圧が充電される。また極性反
転回路２０のコンデンサ２０３には、基準抵抗１
２の端子電圧が充電される。
次に、第７図において時刻t2では、スイツチン
グ素子９０，２６１，２０９及び２１０がオフ
し、スイツチング素子２６２，９１，２０９及び
２１０がオン状態となる。従つて、極性反転回路
２０のコンデンサ２０３に充電された電圧は、ス
イツチング素子２６２を介してコンデンサ８９に
加えられる。ここで、コンデンサ２０３の電圧
が、入力電圧Viに等しければ、演算増幅器８４の
出力は変化しないが、コンデンサ２０３に保持さ
れた電圧VRが入力信号Viより大きいか又は小さ
い場合には変化することになる。即ち、コンデン
サ２０３の電圧が入力電圧Viより小さい場合に
は、演算増幅器８４の入力端子は低下し出力電圧
は上がることになる。演算増幅器８４の出力は、
スイツチング素子９１、演算増幅器８５、コンデ
ンサ８７を介して演算増幅器８４の入力端子に帰
還されているから、演算増幅器８４の利得が十分
大きいとすれば、演算増幅器８４の入力端子電圧
は前の状態と等しくなつて平衡することになる。
即ち、トランジスタ８２のベース電圧を高くして
電流を増加させる。
グ素子９０，２６１，２０９及び２１０がオフ
し、スイツチング素子２６２，９１，２０９及び
２１０がオン状態となる。従つて、極性反転回路
２０のコンデンサ２０３に充電された電圧は、ス
イツチング素子２６２を介してコンデンサ８９に
加えられる。ここで、コンデンサ２０３の電圧
が、入力電圧Viに等しければ、演算増幅器８４の
出力は変化しないが、コンデンサ２０３に保持さ
れた電圧VRが入力信号Viより大きいか又は小さ
い場合には変化することになる。即ち、コンデン
サ２０３の電圧が入力電圧Viより小さい場合に
は、演算増幅器８４の入力端子は低下し出力電圧
は上がることになる。演算増幅器８４の出力は、
スイツチング素子９１、演算増幅器８５、コンデ
ンサ８７を介して演算増幅器８４の入力端子に帰
還されているから、演算増幅器８４の利得が十分
大きいとすれば、演算増幅器８４の入力端子電圧
は前の状態と等しくなつて平衡することになる。
即ち、トランジスタ８２のベース電圧を高くして
電流を増加させる。
しかして、次の時刻t1の状態では、コンデンサ
８９に、再び入力信号Viが印加され、次の時刻t2
の状態ではコンデンサ２０３の電圧が印加されて
比較される。以下、順次交互に動作し、定常的に
は基準抵抗１２の端子電圧は、入力信号Viの電圧
値に一致することになる。このようにして、第６
図に示す実施例では、コンデンサ８９の充電の変
化分により偏差電圧を検出するので、演算増幅器
８４のオフセツト電圧の影響を除去することがで
きる利点がある。加えて、演算増幅器８５は、閉
ループ内にあるので、オフセツトの影響は除去す
ることができる。更に、比較修正の利得は、コン
デンサ８７と８９の比によつて変えることができ
る。しかしながら、利得が小さい場合であつて
も、コンデンサ８７により積分制御系の構成にな
つているので、定常的に誤差を生じることがない
という利点がある。
８９に、再び入力信号Viが印加され、次の時刻t2
の状態ではコンデンサ２０３の電圧が印加されて
比較される。以下、順次交互に動作し、定常的に
は基準抵抗１２の端子電圧は、入力信号Viの電圧
値に一致することになる。このようにして、第６
図に示す実施例では、コンデンサ８９の充電の変
化分により偏差電圧を検出するので、演算増幅器
８４のオフセツト電圧の影響を除去することがで
きる利点がある。加えて、演算増幅器８５は、閉
ループ内にあるので、オフセツトの影響は除去す
ることができる。更に、比較修正の利得は、コン
デンサ８７と８９の比によつて変えることができ
る。しかしながら、利得が小さい場合であつて
も、コンデンサ８７により積分制御系の構成にな
つているので、定常的に誤差を生じることがない
という利点がある。
更に、第６図のように電圧の比較がサンプリン
グ比較動作である場合には、極性反転回路２０
は、幾分簡略化した回路を使用することができ
る。
グ比較動作である場合には、極性反転回路２０
は、幾分簡略化した回路を使用することができ
る。
即ち第８図に示す回路は、反転スイツチング回
路２１１を、スイツチング素子２１０を省略しス
イツチング回路２０９のみで構成したものであ
る。このような極性反転回路２０を使用しても前
述同様の効果を得ることができる。
路２１１を、スイツチング素子２１０を省略しス
イツチング回路２０９のみで構成したものであ
る。このような極性反転回路２０を使用しても前
述同様の効果を得ることができる。
また第９図は、保持回路２０７を、スイツチン
グ素子２０５及び２０６をも省略し抵抗２２０及
び２２１で構成し、かつ、反転スイツチング回路
２１１を、スイツチング素子２０９のみで構成し
たものである。即ち、第９図においては、コンデ
ンサ２０３は、高抵抗２２０及び２２１を介して
基準抵抗１２の端子電圧を充電することになる。
コンデンサ２０３の電圧を読み出したいときは、
スイツチング素子２０９をパルス信号で駆動し、
スイツチング素子２０９をオンとしてコンデンサ
２０３の一端を接地する。第９図に示す回路で
は、スイツチング素子２０９のオン抵抗が数100
〔Ω〕とすると、抵抗２２０及び２２１の値は１
〔MΩ〕ないしそれ以上の値に選定する必要があ
る。
グ素子２０５及び２０６をも省略し抵抗２２０及
び２２１で構成し、かつ、反転スイツチング回路
２１１を、スイツチング素子２０９のみで構成し
たものである。即ち、第９図においては、コンデ
ンサ２０３は、高抵抗２２０及び２２１を介して
基準抵抗１２の端子電圧を充電することになる。
コンデンサ２０３の電圧を読み出したいときは、
スイツチング素子２０９をパルス信号で駆動し、
スイツチング素子２０９をオンとしてコンデンサ
２０３の一端を接地する。第９図に示す回路で
は、スイツチング素子２０９のオン抵抗が数100
〔Ω〕とすると、抵抗２２０及び２２１の値は１
〔MΩ〕ないしそれ以上の値に選定する必要があ
る。
なお、本発明の他の実施例としては必要に応じ
て次のように変更することができる。
て次のように変更することができる。
(1) 極性反転回路２０のスイツチング素子に接合
形電界効果トランジスタ、バイポーラトランジ
スタ、リレー等を用いてもよいこと。
形電界効果トランジスタ、バイポーラトランジ
スタ、リレー等を用いてもよいこと。
(2) 極性反転回路２０を駆動するのに、第１０図
に示すように、駆動信号源２２からの駆動信号
をトランスTRを介してスイツチング素子２０
５，２０６，２０９及び２１０に供給して行う
ようにしてもよいこと。
に示すように、駆動信号源２２からの駆動信号
をトランスTRを介してスイツチング素子２０
５，２０６，２０９及び２１０に供給して行う
ようにしてもよいこと。
(3) 定電流制御ループを自励振動系にして極性反
転回路２０のクロツク信号源を省略すること。
転回路２０のクロツク信号源を省略すること。
上述のように変更しても同様に作用効果を得る
ことができるものである。
ことができるものである。
〔発明の効果〕
以上述べたように本発明によれば、負荷に流れ
る電流を基準抵抗で検出しこれを保持し偏差を求
めるときにその保持電圧を帰還信号として出力で
きるようにしたので、低電流出力精度を左右する
精密抵抗を１個にすることができ、低コスト化を
図ることができるという利点がある。また、本発
明によれば、精密及び安定度が高くなるという利
点がある。更に本発明によれば集積回路化が容易
となる効果がある。
る電流を基準抵抗で検出しこれを保持し偏差を求
めるときにその保持電圧を帰還信号として出力で
きるようにしたので、低電流出力精度を左右する
精密抵抗を１個にすることができ、低コスト化を
図ることができるという利点がある。また、本発
明によれば、精密及び安定度が高くなるという利
点がある。更に本発明によれば集積回路化が容易
となる効果がある。
第１図は電圧電流変換回路の特性を説明するた
めに示す特性図、第２図及び第３図は従来の電圧
電流変換回路を示す回路図、第４図は本発明に係
る電圧電流変換回路の一実施例を示す回路図、第
５図は本発明に係る電圧電流変換回路の他の実施
例を示す回路図、第６図は本発明に係る更に他の
実施例を示す回路図、第７図は第６図の動作を説
明するために示す波形図、第８図は第６図の電圧
電流変換回路に用いる極性反転回路の他の回路例
を示す回路図、第９図は同極性反転回路の変形例
を示す回路図、第１０図は極性反転回路の駆動を
トランスを介して行う場合の変形例を示す回路図
である。 ２……入力端子、４……電源、８……増幅回
路、１０……負荷、１２……基準抵抗、１４……
帰還回路、２０……極性反転回路、２２……駆動
回路、８１……演算増幅器、８２……トランジス
タ、２０３……コンデンサ、２０５，２０６，２
０９，２１０……スイツチング素子。
めに示す特性図、第２図及び第３図は従来の電圧
電流変換回路を示す回路図、第４図は本発明に係
る電圧電流変換回路の一実施例を示す回路図、第
５図は本発明に係る電圧電流変換回路の他の実施
例を示す回路図、第６図は本発明に係る更に他の
実施例を示す回路図、第７図は第６図の動作を説
明するために示す波形図、第８図は第６図の電圧
電流変換回路に用いる極性反転回路の他の回路例
を示す回路図、第９図は同極性反転回路の変形例
を示す回路図、第１０図は極性反転回路の駆動を
トランスを介して行う場合の変形例を示す回路図
である。 ２……入力端子、４……電源、８……増幅回
路、１０……負荷、１２……基準抵抗、１４……
帰還回路、２０……極性反転回路、２２……駆動
回路、８１……演算増幅器、８２……トランジス
タ、２０３……コンデンサ、２０５，２０６，２
０９，２１０……スイツチング素子。
Claims (1)
- 【特許請求の範囲】 １ 入力信号と帰還信号との偏差に応じた電流を
負荷に供給できる増幅回路と、該負荷に流れる電
流を基準抵抗を介して検出して帰還信号として供
給できる帰還回路とを備え、入力信号に比例した
定電流を負荷に供給できるように構成された電圧
電流変換回路において、前記帰還回路は、前記基
準抵抗の降下電圧を取り込んで保持し、前記偏差
を求めるときにその保持電圧を帰還信号として出
力できる極性反転回路を含んで構成されたことを
特徴とする電圧電流変換回路。 ２ 特許請求の範囲第１項記載の電圧電流変換回
路において、前記極性反転回路は、基準抵抗の電
圧降下を取り込んで保持する保持回路と、該保持
回路の保持電圧を極性反転し帰還信号として出力
できる反転スイツチング回路とからなることを特
徴とする電圧電流変換回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110668A JPS603098A (ja) | 1983-06-20 | 1983-06-20 | 電圧電流変換回路 |
| US06/622,159 US4618814A (en) | 1983-06-20 | 1984-06-19 | Voltage-to-current converter circuit |
| DE3422716A DE3422716A1 (de) | 1983-06-20 | 1984-06-19 | Spannungs/strom-wandlerschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110668A JPS603098A (ja) | 1983-06-20 | 1983-06-20 | 電圧電流変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS603098A JPS603098A (ja) | 1985-01-09 |
| JPH0420238B2 true JPH0420238B2 (ja) | 1992-04-02 |
Family
ID=14541433
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110668A Granted JPS603098A (ja) | 1983-06-20 | 1983-06-20 | 電圧電流変換回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4618814A (ja) |
| JP (1) | JPS603098A (ja) |
| DE (1) | DE3422716A1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61287305A (ja) * | 1985-06-13 | 1986-12-17 | Pioneer Electronic Corp | 増幅回路 |
| IT1184820B (it) * | 1985-08-13 | 1987-10-28 | Sgs Microelettronica Spa | Generatore di corrente stabilizzata ad alimentazione singola,particolarmente per circuiti integrati di tipo mos |
| US4890009A (en) * | 1987-04-30 | 1989-12-26 | Hitachi, Ltd. | Monolithic integrated circuit device |
| US4896333A (en) * | 1987-08-04 | 1990-01-23 | Signetics Corporation | Circuit for generating a trapezoidal current waveform with matched rise and fall times |
| US4740766A (en) * | 1987-09-04 | 1988-04-26 | Tektronix, Inc. | Precision tracking current generator |
| US5021729A (en) * | 1989-10-06 | 1991-06-04 | The United States Of America As Represented By The Administrator Of The Administration National Aeronautics And Space | Differential current source |
| DE3938460C1 (ja) * | 1989-11-20 | 1991-02-07 | Hartmann & Braun Ag, 6000 Frankfurt, De | |
| US5217812A (en) * | 1990-06-25 | 1993-06-08 | E. I. Du Pont De Nemours And Company | Extrudable and primerless adhesives and products therefrom |
| US5225766A (en) * | 1991-01-04 | 1993-07-06 | The Perkin Elmer Corporation | High impedance current source |
| GB2260045A (en) * | 1991-09-25 | 1993-03-31 | Nat Semiconductor Corp | Current source/sink MOSFET circuit |
| US5459653A (en) * | 1993-06-23 | 1995-10-17 | Ati Technologies Inc. | Voltage to current converter with independent loop gain and frequency control |
| JPH0865074A (ja) * | 1994-08-24 | 1996-03-08 | Mitsubishi Denki Eng Kk | 電流電圧変換回路、電流圧縮伸張回路、自動露出制御システム及びセンサ内蔵自動露出制御システム |
| WO1997008823A2 (en) * | 1995-08-29 | 1997-03-06 | Philips Electronics N.V. | Circuit arrangement provided with a voltage - current converter |
| US5610505A (en) * | 1995-08-31 | 1997-03-11 | Lucent Technologies, Inc. | Voltage-to-current converter with MOS reference resistor |
| US6144374A (en) * | 1997-05-15 | 2000-11-07 | Orion Electric Co., Ltd. | Apparatus for driving a flat panel display |
| GB2351195A (en) * | 1999-06-10 | 2000-12-20 | Ericsson Telefon Ab L M | An MOS voltage to current converter with current to voltage output stage and MOS feedback |
| JP3556577B2 (ja) * | 2000-06-23 | 2004-08-18 | 株式会社東芝 | インピーダンス変換回路 |
| JP2004040907A (ja) * | 2002-07-03 | 2004-02-05 | Universal Scientific Industrial Co Ltd | 電圧変換器及びそれに使用される制御装置 |
| WO2009067669A1 (en) * | 2007-11-21 | 2009-05-28 | Emo Labs, Inc.. | Wireless loudspeaker |
| JP4512647B2 (ja) * | 2008-03-03 | 2010-07-28 | Ｏｋｉセミコンダクタ株式会社 | 画像表示装置の駆動装置 |
| US8189851B2 (en) | 2009-03-06 | 2012-05-29 | Emo Labs, Inc. | Optically clear diaphragm for an acoustic transducer and method for making same |
| WO2011020100A1 (en) * | 2009-08-14 | 2011-02-17 | Emo Labs, Inc | System to generate electrical signals for a loudspeaker |
| US9558721B2 (en) | 2012-10-15 | 2017-01-31 | Apple Inc. | Content-based adaptive refresh schemes for low-power displays |
| US9153171B2 (en) | 2012-12-17 | 2015-10-06 | LuxVue Technology Corporation | Smart pixel lighting and display microcontroller |
| US9098104B2 (en) * | 2013-03-07 | 2015-08-04 | Analog Devices Global | Low drop out voltage regulator |
| US9094743B2 (en) | 2013-03-15 | 2015-07-28 | Emo Labs, Inc. | Acoustic transducers |
| USD733678S1 (en) | 2013-12-27 | 2015-07-07 | Emo Labs, Inc. | Audio speaker |
| USD741835S1 (en) | 2013-12-27 | 2015-10-27 | Emo Labs, Inc. | Speaker |
| USD748072S1 (en) | 2014-03-14 | 2016-01-26 | Emo Labs, Inc. | Sound bar audio speaker |
| US9741286B2 (en) | 2014-06-03 | 2017-08-22 | Apple Inc. | Interactive display panel with emitting and sensing diodes |
| US9570002B2 (en) | 2014-06-17 | 2017-02-14 | Apple Inc. | Interactive display panel with IR diodes |
| CN107943185B (zh) * | 2017-12-27 | 2023-11-21 | 苏州菲达旭微电子有限公司 | 平均电流恒流控制电路 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DD91689A (ja) * | ||||
| US3546564A (en) * | 1968-11-25 | 1970-12-08 | Us Air Force | Stabilized constant current apparatus |
| US3654545A (en) * | 1970-08-11 | 1972-04-04 | Honeywell Inc | Semiconductor strain gauge amplifier |
| US3838346A (en) * | 1973-11-01 | 1974-09-24 | Bell Telephone Labor Inc | Bipolar sample and hold circuit with low-pass filtering |
| US4048525A (en) * | 1975-09-02 | 1977-09-13 | General Electric Company | Output circuit for charge transfer transversal filter |
| JPS55108019A (en) * | 1979-02-13 | 1980-08-19 | Advantest Corp | Reference voltage generator |
| JPS55125015A (en) * | 1979-03-20 | 1980-09-26 | Tokyo Shibaura Electric Co | Relay device |
| US4451779A (en) * | 1982-04-22 | 1984-05-29 | Honeywell Inc. | Voltage controlled current source |
-
1983
- 1983-06-20 JP JP58110668A patent/JPS603098A/ja active Granted
-
1984
- 1984-06-19 DE DE3422716A patent/DE3422716A1/de active Granted
- 1984-06-19 US US06/622,159 patent/US4618814A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4618814A (en) | 1986-10-21 |
| JPS603098A (ja) | 1985-01-09 |
| DE3422716A1 (de) | 1984-12-20 |
| DE3422716C2 (ja) | 1988-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0420238B2 (ja) | ||
| US20080122457A1 (en) | Capacitance difference detecting circuit | |
| US3656066A (en) | Information format converter-oscillator | |
| US4611136A (en) | Signal delay generating circuit | |
| US4694277A (en) | A/D converter | |
| US4417160A (en) | Offset compensation apparatus for biasing an analog comparator | |
| GB2119587A (en) | Square-wave current generator | |
| JPS61126823A (ja) | アナログデイジタル変換器 | |
| JP3312763B2 (ja) | 電圧印加電流測定回路 | |
| JP2998805B2 (ja) | 積分回路 | |
| JP3346026B2 (ja) | 容量型センサ | |
| US4471315A (en) | Differential amplifier circuit | |
| JP3874577B2 (ja) | 電圧制御発振回路 | |
| JP3416225B2 (ja) | バイアス変換回路 | |
| JPS6119141B2 (ja) | ||
| SU1298842A1 (ru) | Синхронный детектор | |
| JP2598040B2 (ja) | 電圧比較回路 | |
| JPS5837898A (ja) | ピ−クホ−ルド回路 | |
| KR100355381B1 (ko) | 전류제어형전력증폭기 | |
| JP3066921B2 (ja) | 浮遊静電容量の影響を補正したゲート発振器 | |
| JPS6142191Y2 (ja) | ||
| SU1041984A1 (ru) | Преобразователь разности напр жений | |
| JPS5992604A (ja) | 検波回路 | |
| JPS6126736B2 (ja) | ||
| JPH0470566B2 (ja) |